

Napomena: Ukoliko nije naglašeno smatra se da su logička kola nebaferisana. Objašnjenja treba ilustrovati šemama i formulama gde je to potrebno

1. Kako se realizuju zaštite na ulazu i izlazu u diskretnim CMOS logičkim kolima?
2. Nacrtati i objasniti realizaciju 2-ulaznih i višeulaznih nebaferisanih CMOS NI i NILI kola.
3. Objasniti realizaciju i smisao dvostrukog/višestrukog baferisanja u CMOS kolima.
4. Objasniti konstrukciju i primenu trostatičkog bafera u diskretnoj i integrisanoj tehnici.
5. Nacrtati realizaciju diskretnog trostatičkog bafera sa kontrolnim signalom  $EN$
6. Nacrtati realizaciju diskretnog trostatičkog invertora sa kontrolnim signalom  $\overline{EN}$
7. Nacrtati realizaciju dva bita bidirekcionog bafera sa kontrolnim signalima  $EN$  i  $DIR$ .
8. Nacrtati realizaciju jednog bita bidirekcionog bafera sa kontrolnim signalima  $\overline{EN}$  i  $\overline{DIR}$ .
9. Objasniti konstrukciju I kola sa otvorenim drejnom. Šta je to *wired or* logika?
10. Kako se realizuje binarni komparator upotrebom EXILI/EXNILI kola sa otvorenim drejnom.
11. Nacrtati strukturu bilateralnog CMOS prekidača i objasniti princip funkcionisanja.
12. Nacrtati analogni multiplekser 2/1 upotrebom bilateralnih prekidača. Objasniti princip serijske logike. Koje su prednosti i mane serijske logike u odnosu na standardnu CMOS logiku?
13. Nacrtati EXOR/EXNOR kolo u serijskoj logici (upotrebom bilateralnih prekidača) kao i takvo kolo realizovano pomoću 2- ulaznih nebaferisanih klasičnih CMOS kola. Kakav je odnos u broju tranzistora?
14. Koristeći 4 bilateralna prekidača i potreban broj invertora, realizovati CMOS kolo sa dva ulaza i dva izlaza i jednim kontrolnim signalom, koje će imati sledeću funkciju:

Kontrola	Ulaz/izlaz
Sel = 0	A0=B0, A1=B1
Sel = 1	A0=B1, A1=B0

15. Realizovati dvoulazno ILI kolo koristeći serijsku CMOS logiku
16. Realizovati dvoulazno I kolo koristeći serijsku logiku
17. Realizovati troulazno ILI kolo koristeći serijsku logiku
18. Realizovati troulazno I kolo koristeći serijsku logiku
19. Realizovati kaskadni multiplekser 4/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multipleksera sa brojem tranzistora koji bi imao takav multiplekser ako bi se realizovao samo sa logičkim kolima. Voditi računa da su dekoderski invertori zajednički za jedan nivo multipleksiranja. ( rešenje: pogledati materijal sa vežbi)
20. Realizovati kaskadni multiplekser 4/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multipleksera sa brojem tranzistora koji bi imao multiplekser realizovan minimizacijom ( rešenje:pogledati materijal sa vežbi)
21. Realizovati kaskadni multiplekser 8/1 koristeći serijsku logiku. Uporediti broj tranzistora potrebnih za realizaciju takvog multipleksera sa brojem tranzistora koji bi imao takav multiplekser ako bi se realizovao samo sa logičkim kolima. Voditi računa da su dekoderski invertori zajednički za jedan nivo multipleksiranja.
22. Nacrtati strukturu BICMOS invertora. Ako su upotrebljeni bipolarni tranzistori sa strujnim pojačanjem  $\beta=100$ , koliko je manja izlazna otpornost takvog invertora u odnosu na CMOS inverter ?

Napomena: