

1. Na razvojnom sistemu MSP430F5438A se izvršava program koji obezbeđuje generisanje vremenski modulisanog pwm signala na diodi LD4. Pwm signal je modulisan proizvoljnim talasnim oblikom čija je jedna perioda tabelarno zapisana u nizu veličine 32 odbirka. Frekvencija modulišućeg signala se podešava tasterima S3 i S4, a broj u opsegu 1-9 koji je proporcionalan periodi tog signala treba da bude ispisana na displeju DISP4.

- a) [10] Podesiti odgovarajući tajmer i CC blok tako da se obezbedi generisanje pwm signala na diodi LD4. Obezbediti da pin na koji je povezana dioda bude interno povezan na CC blok. Tajmer treba da se taktuje sa SMCLK taktom i da radi u režimu UP/DOWN. Ako je učestanost SMCLK signala 1MHz, obezbediti da je osnovna učestanost pwm signala 5kHz. Obezbediti da izlazna modulacija bude tipa toggle/reset.

b) [15] Podesiti tajmer TIMER_A_0 tako da periodično generiše CC0IFG prekid. Napisati odgovarajuću prekidnu rutinu u kojoj će se ciklično iz niza odbiraka modulišućeg signala *uint_16 modulation_signal*[32] uzimati vrednost kojom se određuje trenutni odnos impuls/pauza pwm signala na diodi LD4.


TIMER_A_0 treba da radi u UP režimu i da se taktuje SMCLK taktom učestanosti 1 MHz, tj. periode $1\mu\text{s}$. Perioda generisanja prekida tajmera treba da bude kontrolisana promenljivom *unsigned char timer_A_period* koja je u opsegu 1-9, a kojoj odgovara perioda generisanja prekida u opsegu 1ms - 9ms.

c) [5] Napisati deo programa za inicijalizaciju displeja DISP4 na kome će biti ispisana perioda *timer_A_period*. Displej DISP4 se uključuje aktivacijom signala SEL4.

d) [10] Napisati deo programa za inicijalizaciju i odgovarajuće prekidne rutine koje obezbeđuju da se otpuštanjem tastera S3 vrši inkrementiranje promenljive *timer_A_period*, a otpuštanjem tastera S4 vrši dekrementiranje promenljive *timer_A_period*. Promenljiva *timer_A_period* treba da uvek bude u opsegu 1-9, a ispis na displeju DISP4 treba da bude ažuran.


2. a) [15] Odrediti period oscilovanja i nacrtati vremenske dijagrame napona u tačkama A, B i C kola sa slike. Smatrati da je $V_{CES} = 0$ i $\beta \rightarrow \infty$. Poznato je: $R_1 = 2R_2 = 5\text{k}\Omega$, $C = 100\text{nF}$, $V_D = 0$, a SR kolo ima zanemarljivu izlaznu otpornost.

- b) [5] Za koliko se promeni učestanost oscilovanja ako se umesto diode postavi kratak spoj?
 - c) [5] Objasniti i nacrtati šemu koja ilustruje kako je moguće modifikovati kolo tako da se sa odgovarajućim MOS tranzistorm realizuje dozvola/zabrana oscilovanja, a da je u slučaju zabrane napon u čvoru B logička jedinica. Tajmer crtati kao prazan blok sa portovima A, B i C.
 - d) [5] Ponoviti prethodnu tačku tako da je u slučaju zabrane napon u čvoru B logička nula.



3. Na slici je prikazano kolo astabilnog multivibratora. Za upotrebljena CMOS kola je poznato $V_{DD} = 5V$, $C = 5nF$, $R = 10k\Omega$.

- a) [15] Ako se invertori mogu smatrati idealnim sa naponom odlučivanja $V_{DD}/2$, i bez zaštitnih dioda, izračunati frekvenciju oscilovanja i nacrtati vremenske oblike naponskih signala u tačkama X, Y i Z u ustaljenom režimu rada.
- b) [10] Ukoliko se paralelno sa otpornikom postavi dioda sa anodom u tački X, ponoviti prethodnu tačku, ako se može usvojiti $V_D = 0$, $r_d \ll R$.
- c) [5] Objasniti koji je invertor i zašto moguće u tački a) zameniti Šmitovim invertorom sa pragovima 2.7V i 2.2V tako da se oscilovanje uopšte ne poremeti.



4 a) [5] Nacrtati kompletan 4-bitni D/A konvertor sa težinskom otpornom mrežom. Prekidače crtati kao simbole.

- b) [5] Ako je $V_{LSB} = 125mV$, odrediti izlazni napon pune skale.
- c) [5] Ako je $V_{ref} = -1.25V$, odrediti vrednosti svih otpornika u kolu.
- d) [5] Ako se prekidač bita najveće težine sporije uključuje/isključuje u odnosu na ostale prekidače objasniti pojavu gliča u obe karakteristične situacije.