



Elektrotehnički fakultet, Univerzitet u Beogradu

---

---

# Osnovi digitalne elektronike

Semestar: letnji 2020/21

# 13E042OD (3+1+1)

---

Sajt predmeta: <http://tnt.etf.bg.ac.rs/~of2ode>

Profesor:

Jelena Popović-Božović ([jelena@etf.rs](mailto:jelena@etf.rs))  
soba 103

Asistent:

Vladimir Petrović ([petrovicv@etf.rs](mailto:petrovicv@etf.rs))  
soba 20 Paviljon Rašović



# Digitalna elektronika

- Digitalna kola su napravljena od istih poluprovodničkih elemenata kao analogna, ali su za analizu njihovog rada bitne samo određene karakteristike

- Postoje ograničenja pri korišćenju digitalnih kola i za korisnika je važno da bude upoznat sa tim


- Digitalni sistemi su jednostavniji za projektovanje u odnosu na analogne sa približno istim brojem elemenata

- Ali je u savremenim digitalnim sistemima broj elemenata veoma veliki i sve ih je teže projektovati
  - Postoje softverski alati za projektovanje digitalnih sistema različitog nivoa složenosti




# Savremeni digitalni sistemi



- ❑ Razvoj tehnologije je omogućio da se kompleksni elektronski sistemi mogu projektovati na (jednom) čipu



Specifikacije



Projektovanje




Fabrikacija čipa

# VHDL

## □ VHDL kod za 16-to bitni sabirač


```
entity adder4 is port (
    signal a,b: in std_logic_vector (15 downto 0);
    signal cin: in std_logic;
    signal sum: out std_logic_vector(15 downto 0);
    signal cout: out std_logic);
end adder4;
architecture behavior of adder16 is
    signal c: std_logic_vector(16 downto 0);
begin
    process (a,b,cin,c)
        begin
            c(0) <= cin;
            for i in 0 to 15 loop
                sum(i) <= a(i) xor b(i) xor c(i);
                c(i+1) <= (a(i) and b(i)) or
                    (c(i) and (a(i) or b(i)));
            end loop;
            cout <= c(16);
        end process;
    end behavior;
```

## ► Šema sa logičkim kolima za 16-to bitni sabirač



# Programabilni čipovi: FPGA, CPLD

- Imaju veoma velike mogućnosti (mogu da sadrže kompletna procesorska jezgra), lako se reprogramiraju, a cena im je relativno pristupačna



# Program predmeta

---

- Brojni sistemi i kodovi
- Logička kola
- Prekidačka algebra
- Kombinaciona kola
- Osnove HDL-a
- Sinhrona mašina stanja
- Digitalni sklopovi
- Digitalni sistemi
- Pregled osnovnih impulsnih kola
- Celularna kola i kompleksne logičke strukture FPGA, CPLD
- Memorije (ROM, PROM, EPROM, EEPROM, FLASH, RAM ćelije i sistemi)
- A/D i D/A konvertori

# Potrebno predznanje?

---

- Brojni sistemi i aritmetika
- Elementarno znanje analogue elektronike
  - Poznavanje osnovnih karakteristika poluprovodničkih komponenata (dioda, BPT, MOSFET)

# Ciljevi predmeta

---

- Sticanje osnovnih znanja o savremenim digitalnim elektronskim kolima i sistemima, sposobnost primene sa korisničkog aspekta
- Uvod u analizu i projektovanje osnovnih digitalnih kola
- Upoznavanje programabilne digitalne logike i metodologije projektovanja koja se bazira na HDL jeziku

# Literatura i prateći materijali

---

- Slajdovi
  - određuju sadržaj predmeta/gradiva za ispit
  - objavljeni na sajtu predmeta
- Preporučena literatura
  - na sajtu postoje dodatna objašnjenja uz slajdove za veći deo gradiva
  - John F. Wakerly: "*Digital Design – Principles and Practices and Xilinx 4.2i*", Prentice Hall Int., New Jersey, 2002.
- Ostala literatura
  - M. Ponjavić, V. Rajović i L. Karbunar, "Zbirka rešenih zadataka iz Osnova digitalne elektronike" (ne poklapa se gradivo u potpunosti)
  - na sajtu Katedre za elektroniku se mogu naći materijali za slične predmete koji se drže na drugim smerovima

# Rad u laboratoriji

---

- Laboratorijske vežbe su uslov za izlazak na ispit
  - Broj i način izvođenja laboratorijskih vežbi će ove školske godine zavisiti od epidemiološke situacije
  - Predviđeno je da vežbe budu u drugoj polovini semestra
  - Uspešno odradjene vežbe važe sve dok se ne položi ispit
  - Priznaju se studentima koji su ih odradili ranije
- Laboratorija za Elektroniku, soba 39 u suterenu
- Laboratorija 18 u Paviljonu Rašović
- **Pratiti obaveštenja na sajtu!!!**

# Ocenjivanje 2020/21 - plan

---

- **1) Kolokvijum** - 40 poena (traje 2h-2.5h)
  - popravni kolokvijum može da se polaže u junskom ispitnom roku (obavezno prijaviti nadoknadu kolokvijuma!)
  - izlazak na popravni kolokvijum poništava poene sa kolokvijuma
  - poeni sa kolokvijuma važe do junske roke sledeće školske godine
- **2) Ispit** - 60 poena (traje 2.5h-3h)
  - pokriva uglavnom drugi deo gradiva
- U slučaju pogoršanja epidemiološke situacije, moguće je da se na nivou fakulteta donese odluka/preporuka da se kolokvijumi ne drže tokom semestra tako da može doći do korekcije ovog plana
- Zadaci i teorija - odnos 70:30 ili više u korist zadataka
- Potrebno je ostvariti bar 1/3 od broja poena koje nosi teorija, a ukupno više od 50 poena (kolokvijum + ispit) da bi ispit bio položen