


Kolokvijum traje 150 minuta. Dozvoljeno je korišćenje samo pribora za pisanje (hemijske ili grafitne olovke, penkale i sl. koji ne ostavljaju crveni trag) i neprogramabilnog kalkulatora. Nije dozvoljeno napuštanje sale tokom prvog sata. Napraviti razmak između tačaka a), b), c)...u zadatku i jasno označiti svaku tačku zadatka. Na naslovnoj strani vežbanke za zadatak koji nije rađen u odgovarajući kvadratič upisati X.

### 1. [24 poena] teorija

- a) [6] Odrediti margine šuma (po definiciji) za CMOS i TTL logička kola čije su karakteristike prikazane na slici 1.a). Ako se na izlaz CMOS kola veže TTL kolo, odrediti koliki je maksimalni nivo šuma u tom sistemu pri kome će ova logička kola da rade ispravno.
- b) [6] Izlazni signal dvoulaznog NI kola potrebno je dovesti na po jedan ulaz 7 dvoulaznih NI kola. Ako su na raspaganju NI kola čiji je  $fanout = 4$ , predložiti šemu sa minimalnim brojem logičkih kola kojom se to može ostvariti. Smatrati da svaki ulaz narednog kola povlači istu struju sa izlaza prethodnog kola. Pored logičkih kola, po potrebi se mogu koristiti odgovarajući otpornici.
- c) [6] Ukratko objasniti po jednu komponentu statičke i dinamičke disipacije CMOS invertora.
- d) [6] Potrebno je projektovati kombinacionu mrežu za konverziju 3-bitnog podatka zapisanog u prirodnom binarnom kodu u Grejov kod. Napisati tablicu istinitosti i nacrtati šemu te mreže.



Slika 1.a)

### 2. [10 poena]


- a) [3] Označeni broj  $-17.3125_{10}$  predstaviti u drugom komplementu sa minimalnim potrebnim brojem bita.
- b) [3] Nad označenim binarnim brojevima  $A = 011011$  i  $B = 101011$  izvršiti sledeće operacije:  $A+B$  i  $A-B$ , ako je za smeštanje rezultata na raspaganju 6 bita. Označiti sve bite prenosa/pozajmice i odrediti da li je prilikom računanja došlo do prekoračenja.
- c) [4] Izvršiti množenje označenih brojeva  $10.0101_2$  i  $101.01_2$  ako je za smeštanje rezultata predviđeno 10 bita.

### 3. [25 poena]

Potrebno je izvršiti sintezu mreže koja detektuje da li je na četvorobitnom ulazu  $A_3A_2A_1A_0$  nevalidna BCD cifra. Mreža na izlazu generiše signal  $ERR$ , koji je jednak logičkoj nuli, ako je na ulazu validna BCD cifra. U suprotnom, na izlazu je logička jedinica.

- a) [6] Algebarskom minimizacijom odrediti logičku funkciju za izlaz  $ERR$  u zavisnosti od ulaza  $A_3A_2A_1A_0$ . Težiti da broj logičkih operacija bude minimalan.
- b) [4] Realizovati funkciju za izlaz  $ERR$  pomoću dvoulaznih CMOS NILI logičkih kola.
- c) [7] Izvesti izraz za i izračunati srednju snagu koja se crpi iz baterije za napajanje kola iz tačke b), ako su ulazi  $A_2$ ,  $A_1$  i  $A_0$  fiksirani na napon logičke jedinice, a na ulaz  $A_3$  se dovodi periodična povorka impulsu učestanosti 4 MHz i faktora ispunjenosti 50% (trajanje napona logičke nule je jednako trajanju napona logičke jedinice). Izlaz  $ERR$  je opterećen kapacitivnim opterećenjem od  $C_{out} = 10 \text{ pF}$ .
- d) [8] Izvesti izraze za i izračunati kašnjenje logičke nule i kašnjenje logičke jedinice kola iz tačke b) pod uslovima iz tačke c).

Otpornosti svih NMOS tranzistora su jednake i iznose  $R_{NMOS} = 300 \Omega$ , a otpornosti svih PMOS tranzistora su  $R_{PMOS} = 500 \Omega$ . Napon napajanja je  $V_{DD} = 2,5 \text{ V}$ . Ulagana kapacitivnost svih tranzistora je  $C_{in} = 0,2 \text{ pF}$  (slika 3.1).



Slika 3.1 – Prikaz ekvivalentne ulazne kapacitivnosti tranzistora

**4. [25 poena]**

- a) [6] Korišćenjem što je moguće manjeg broja osnovnih logičkih kola, projektovati kombinacionu mrežu koja predstavlja komparator 2-bitnih neoznačenih brojeva. Na izlazu je potrebno generisati signale  $G$  (*greater - veće*) i  $L$  (*lesser - manje*). Ukoliko su oba signala ( $G$  i  $L$ ) jednaka "0" onda su dva broja koja se porede jednakima.
- b) [6] Nacrtati električne šeme jednostepenih statičkih CMOS logičkih kola koja realizuju logičke funkcije iz tačke a). Eventualne komplementarne vrednosti signala generisati na odgovarajući način kao poseban stepen.
- c) [6] Korišćenjem kola iz prethodnih tačaka i što je moguće manjeg broja osnovnih logičkih kola realizovati komparator 4-bitnih neoznačenih binarnih brojeva. Na izlazu je potrebno generisati signale  $G$  (*greater - veće*),  $L$  (*lesser - manje*) i  $E$  (*equal - jednak*).
- d) [7] Odrediti minimalnu formu funkcije  $Y = \overline{A} \cdot \overline{B} + \overline{A} \cdot B \cdot C + A \cdot \overline{B} \cdot \overline{C}$ . Ispitati pri kojim se prelazima mogu pojaviti lažne nule na izlazu kola. Modifikovati funkciju tako da se izbegne mogućnost pojave lažnih nula.

**5. [16 poena]**

- a) [7] Korišćenjem potrebnog broja multipleksera 4 u 1 realizovati koder prioriteta sa 4 ulaza za koji se na izlazu pojavljuje dvobitna binarna vrednost, koja odgovara najmanjem indeksu aktivnog ulaza.
- b) [9] Realizovati kombinacionu mrežu koja izvršava operaciju mod 5 (ostatak pri deljenju sa 5) nad četvorobitnim neoznačenim brojem. Na raspolaganju su isključivo oduzimači označenih brojeva sa proizvoljnim brojem bita i potrebni multiplekseri.