

Kolokvijum traje 2.5 sata. Dozvoljeno je korišćenje samo pribora za pisanje i neprogramabilnog kalkulatora. Nije dozvoljeno napuštanje sale tokom prvog sata. Napraviti razmak između tačaka a), b), c)... u zadatku i jasno označiti svaku tačku zadatka. Na naslovnoj strani vežbanke za zadatak koji nije rađen u odgovarajući kvadratič upisati X.

1. [25 poena] teorija


a) [6] Šta predstavljaju parametri V_{IL} , V_{IH} , V_{OL} i V_{OH} nekog logičkog kola?

Za CMOS i TTL logička kola čije su karakteristike prikazane na slici 1.a) odrediti da li se na izlaz CMOS kola može direktno vezati TTL kolo ako se u provodniku koji ih povezuje javlja šum maksimalne vrednosti ± 400 mV. Obrazložiti.

b) [6] Uporediti standardnu CMOS familiju i TTL familiju logičkih kola.

c) [6] Ukratko objasniti po jednu komponentu statičke i dinamičke dissipacije CMOS invertora.

d) [7] Na slici 1.b) je prikazan simbol komponente koja sadrži dva dekodera 2/4 sa signalom dozvole. Napisati tablicu istinitosti za jedan dekoder. Kako biste odredili koje pinove treba da koristite za prvi dekoder ukoliko biste imali ovu komponentu (ilustrovati slikom)?



Slika 1.a)


2. [12 poena]

a) [2] Neoznačeni broj 37.625_{10} predstaviti u drugom komplementu sa proizvoljnim brojem bita.

b) [3] Za brojeve $A = -16_{10}$ i $B = 32_{10}$ koje je potrebno predstaviti kao označene binarne brojeve u drugom komplementu odrediti minimalne moguće brojeve bita $nbitA_{\min}$ i $nbitB_{\min}$ dovoljne za predstavu ovih brojeva, a zatim predstaviti broj A na $nbitA_{\min}$ i broj B na $nbitB_{\min}$ bita.

c) [3] Nad binarnim brojevima iz tačke b) izvršiti sledeće operacije: $A+B$ i $A-B$ ako je za smeštanje rezultata na raspolaganju $nbitB_{\min}$ bita. Označiti sve bite prenosa i odrediti da li je prilikom računanja došlo do prekoračenja.

d) [4] Izvršiti množenje označenih brojeva 11.111_2 i 10.101_2 ako je za smeštanje rezultata na raspolaganju 9 bita.




Slika 1.b)

3. [28 poena]

Potrebno je izvršiti sintezu jedne ćelije jednobitnog potpunog oduzimača (*full-subtractor*) (slika 3). Na ulaz ćelije oduzimača dovode se biti x (umanjenik) i y (umanjilac) razreda i , koje treba oduzeti, kao i bit pozajmice b_{in} iz prethodnog razreda (*borrow in*). Izlaz ćelije oduzimača daje razliku, rezultat oduzimanja u i -tom razredu, d (*difference*), kao i pozajmicu iz narednog razreda b_{out} (*borrow out*). Nije dozvoljeno najpre praviti ćeliju potpunog sabirača, a zatim iz nje ćeliju potpunog oduzimača.

a) [8] Nacrtati tablicu istinitosti za izlaze potpunog oduzimača d i b_{out} . Algebarskom minimizacijom odrediti izlazne funkcije jednobitnog potpunog oduzimača.

b) [6] Nacrtati električnu šemu jednostepenog statičkog CMOS logičkog kola koje realizuje logičku funkciju za izlaznu pozajmicu b_{out} iz tačke a). Eventualne komplementarne vrednosti signala generisati na odgovarajući način kao poseban stepen.



Slika 3

c) [6] Za proizvoljni prelaz ulaznih signala, izvesti izraz za i odrediti trajanje jedne uzlazne ivice signala na izlazu kola koje realizuje funkciju b_{out} , ako je na njega povezana sonda osciloskopa kapacitivnosti $C_{\text{probe}} = 10 \text{ pF}$. Zanemariti kašnjenje eventualnih kola za generisanje komplementarnih vrednosti signala. Otpornosti svih NMOS tranzistora su jednake i iznose $R_{\text{NMOS}} = 100 \Omega$, a otpornosti svih PMOS tranzistora su $R_{\text{PMOS}} = 200 \Omega$. Napon napajanja je $V_{DD} = 2,5 \text{ V}$.

d) [8] Ako se umesto cele PMOS mreže kola iz tačke b) stavi jedan *pull-up* otpornik otpornosti $R_{\text{pu}} = 2 \text{ k}\Omega$, odrediti minimalni napon logičke nule koji se može pojaviti na izlazu logičkog kola. Izvesti izraz za i izračunati kašnjenje logičke nule t_{pHL} u ovom slučaju.

4. [20 poena]

a) [10] Projektovati kombinacionu mrežu *SATURATOR* koja na ulazu ima 4-bitni označeni broj $A[3:0] = A_3A_2A_1A_0$, a na izlazu generiše označeni 3-bitni broj $A_{\text{sat}}[2:0] = Y_2Y_1Y_0$ koji predstavlja zasićen broj A . Ako se broj A može predstaviti na 3 bita, onda je vrednost izlaza jednaka vrednosti broja A . Ako je broj A manji od minimalne vrednosti koja se može predstaviti na 3 bita, vrednost izlaza je jednakoj minimalnoj vrednosti. Ako je broj A veći od maksimalne vrednosti koja se može predstaviti na 3 bita, vrednost izlaza je jednakoj maksimalnoj vrednosti. Na raspolaganju su samo osnovna logička kola. Težiti da broj upotrebljenih kola bude minimalan. Nacrtati šemu.

b) [4] Ispitati mogućnost pojave statičkih hazarda pri realizacijama funkcija Y_0 . Kašnjenja svih logičkih kola su jednaka.

c) [6] Realizovati logičku funkciju koja generiše izlaz Y_0 samo uz pomoć dvoulaznih NILI logičkih kola. Nacrtati šemu.

5. [15 poena]

Ako su A i B 4-bitni neoznačeni binarni brojevi, projektovati kombinacionu mrežu koja na izlazu generiše binarni 5-bitni broj Y , tako da važi:

$$Y = \min(A, 2B), \text{ ako je } A > B,$$

$$Y = \max(A, B/4+3), \text{ ako je } A < B \text{ i}$$

$$Y = 0, \text{ ako je } A = B.$$

Na raspolaganju su *magnitude* komparatori, 2-bitni sabirač i multiplekseri $N \times 2$ u 1 gde je N proizvoljan broj. Osnovna logička kola nisu na raspolaganju.