


Ispit traje 3 sata. Studenti koji su položili kolokvijum rade zadatke 4-7 u trajanju od 2,5 sata. Na ispitu je dozvoljeno korišćenje samo pribora za pisanje i neprogramabilnog kalkulatora. Nije dozvoljeno napuštanje ispita tokom prvog sata. Napraviti razmak između tačaka a), b), c)...u zadatku i jasno označiti svaku tačku zadatka. Na naslovnoj strani vežbanke za zadatak koji nije rađen u odgovarajući kvadratič upisati X. Ako je položen kolokvijum na naslovnoj strani u kvadratiće za zadatke 1-3 upisati **Kolokvijum**.

1. [12 poena]

a) [3] Nacrtati šemu CMOS invertora sa zaštitnim diodama na ulazu. Objasniti ulogu tih dioda.

b) [6] Šta predstavlja kolo prikazano na slici 1? Objasniti kako radi ovo kolo, a zatim navesti jednu njegovu primenu.

c) [3] Koje su osnovne prednosti TTL-LS logičkih kola u odnosu na standardna TTL kola?



Slika 1

2. [5 poena]

a) [2] Neoznačeni broj 37.1875_{10} predstaviti u drugom komplementu sa proizvoljnim brojem bita.

b) [3] Izvršiti množenje označenih brojeva 1010.01_2 i 10.101_2 ako je za smeštanje rezultata na raspolaganju 10 bita.

3. [23 poena]

a) [7] Nacrtati statičko CMOS logičko kolo koje realizuje funkciju $Y = \overline{ABCD} + \overline{ABC} + \overline{AC} + \overline{ABCD} + ACD$. Preporučljivo je najpre minimizovati datu funkciju, a zatim nacrtati kolo. Eventualne komplementarne vrednosti signala generisati na odgovarajući način. Težiti da broj upotrebljenih tranzistora bude minimalan.


b) [6] Odrediti trajanja uzlazne i silazne ivice signala Y u odnosu na signal A , ako je na izlaz Y povezano kapacitivno opterećenje kapacitivnosti $C_{load} = 1$ pF. Smatrati da su otpornosti svih tranzistora jednake i da iznose $R_{NMOS} = R_{PMOS} = 200 \Omega$. Logičke nivoe ostalih signala u ovim proračunima usvojiti tako da promena signala A izaziva promenu signala na izlazu.

c) [4] Realizovati funkciju Y korišćenjem što manjeg broja dvoulaznih NILI kola.

d) [6] Koristeći potrebna kombinaciona kola, projektovati mrežu koja sabira dva ulazna podatka $A[3:0]$ i $B[3:0]$ ako je $A \leq B$, a oduzima ih ako je $A > B$. Rezultat sabiranja/oduzimanja je četvorobitni. Ako je došlo do prekoračenja sa gornje strane, tj. ako su sabirana dva pozitivna broja i došlo je do prekoračenja, izlaz je potrebno postaviti na maksimalnu moguću vrednost koja se može zapisati na 4 bita. Ako je došlo do prekoračenja sa donje strane, izlaz se postavlja na minimalnu moguću vrednost. U ovoj tački nije dozvoljeno korišćenje osnovnih logičkih kola.

4. [18 poena]

a) [9] U kolu prikazanom na slici 4 je $R_1 = 4R_2$, CMOS invertori imaju idealne karakteristike i napon praga $V_T = V_{DD}/2$, $V_{DD} = 5$ V. Ukratko opisati kako radi kolo, a zatim nacrtati njegovu karakteristiku prenosa. Izračunati širinu histerezisa.



Slika 4

b) [9] Analogni signal koji se menja u opsegu od 0V do 15V treba konvertovati u 4-bitni digitalni signal korišćenjem A/D konvertora sa sukcesivnim aproksimacijama. Nacrtati karakteristiku prenosa idealnog A/D konvertora i odrediti kvantizacionu grešku. Napisati redosled stanja na izlazu ako je ulazni napon $V_{UL} = 6,25$ V. Navesti dobre i loše osobine ovog tipa A/D konvertora.


5. [12 poena]

- a) [8] Realizovati sinhroni brojač koji broji po sekvenci 0-3-7-4-6-2-0. Na raspolaganju su ivični JK flip-flopovi sa asinhronim ulazima za direktni set Sd i reset Rd koji su aktivni u logičkoj nuli, kao i potrebna logička kola. Težiti da broj upotrebljenih kola bude minimalan. Nacrtati šemu brojača.
- b) [2] Za brojač iz tačke a) obezbediti mogućnost asinhronog paralelnog upisa. U brojač se upisuje 3-bitni podatak $D_{in}[2:0]$ ako je ulazni signal $LOAD$ na logičkoj jedinici.
- c) [2] Za brojač iz tačke b) odrediti maksimalnu učestanost rada ako su kašnjenja svih logičkih kola $t_{dlk} = 10$ ns, kašnjenja svih flip-flopova $t_{dff} = 20$ ns, a vreme postavljanja (*setup time*) svih flip-flopova je $t_{setup} = 5$ ns. Smatrati da su vremena držanja (*hold time*) zadovoljena.

6. [20 poena]

Potrebno je projektovati sinhronu sekvencijalnu mrežu koja je zadata vremenskim dijagramima prikazanim na slici 6. Izlazni signal Iz menja vrednost sa logičke nule na logičku jedinicu ako je aktivnom vrednošću ulaznog signala Ul obuhvaćen paran broj uzlaznih ivica signala takta. Izlazni signal Iz menja vrednost sa logičke jedinice na logičku nulu ako je aktivnom vrednošću ulaznog signala Ul obuhvaćena tačno jedna uzlazna ivica signala takta. Mašinu stanja realizovati kao Murovu mašinu stanja sa najmanjim mogućim brojem flip-flopova i logičkih kola. Smatrati da je vreme za koje je ulazni signal na stabilnom logičkom nivou veće ili jednak T_{CLK} . Odrediti:

- a) [9] Tabelu stanja/izlaza, tabelu prelaza/izlaza i tabelu pobude/izlaza ako su za realizaciju na raspolaganju ivični D flip-flopovi.
- b) [3] Obeležiti stanja na vremenskim dijagramima i nacrtati dijagram stanja ove sekvencijalne mreže.
- c) [6] Realizovati mrežu korišćenjem ivičnih D flip-flopova i potrebnih logičkih kola. Nacrtati šemu.
- d) [2] Ako se mreža nađe u zabranjenim stanjima, proveriti da li i posle koliko taktova izlazi iz zabranjenih stanja.




Slika 6 – Vremenski dijagrami ulaznih i izlaznih signala sekvencijalne mreže iz zadatka 6

7. [10 poena]

Na slici 7 je prikazan 8-bitni D/A konvertor koji konvertuje broj predstavljen bitima $b[7:0]$ u odgovarajući analogni napon v_{OUT} proporcionalan tom broju. Broj $b[7:0]$ je predstavljen u prirodnom BCD kodu. Preklopniči povezuju otpornike iz otporne mreže sa masom ako odgovarajući biti b_i imaju vrednost logičke nule, a sa naponom V_{ref} ako biti b_i imaju vrednost logičke jedinice. Smatrati da su preklopniči idealni, kao i da je operacioni pojačavač idealan.

- a) [7] Odrediti konstante $x_0, x_1, x_2, x_3, x_4, x_5, x_6$ i x_7 , kao i otpornost R_X tako da kolo sa slike 7 radi kao opisani D/A konvertor. Poznato je $R = 300 \Omega$ i da R_X mora biti veće od 0. **Napomena:** Ovaj deo zadatka nema jedinstveno rešenje. Na studentima je da odaberu za njih najjednostavnije.
- b) [3] Odrediti vrednost otpornosti R_f tako da je $v_{OUT}(b = b_{\min}) = 0$ V, a $v_{OUT}(b = b_{\max}) = 5$ V. Poznato je $V_{ref} = -5$ V.



Slika 7 – 8-bitni D/A konvertor uz zadatak 7