


Ispit traje 3 sata. Studenti koji su položili kolokvijum rade zadatke 4-8 u trajanju od 2 sata. Na ispitu je dozvoljeno korišćenje samo pribora za pisanje i neprogramabilnog kalkulatora. Nije dozvoljeno napuštanje ispita tokom prvog sata. Nije dozvoljeno iznošenje zadatka do kraja ispita. Svaki zadatak početi na novoj strani, napraviti razmak između tačaka u zadatku i jasno označiti svaku tačku zadatka. Na naslovnoj strani vežbanke za zadatak koji nije rađen u odgovarajućim kvadratić upisati X. Ako je položen kolokvijum na naslovnoj strani u kvadratiće za zadatke 1-3 upisati Kolokvijum. Za prolaz je potrebno 51 poen uz uslov da se na zadacima označenim sa * (teorija) dobije više od 10 poena, odnosno više od 6 poena za studente koji su položili kolokvijum.

1.* (12 poena) Grafički i analitički predstaviti strujno-naponsku karakteristiku i pomoću ekvivalentnog kola predstaviti:

- a) (4 poena) model idealne diode kod koje je $V_D=0$;
- b) (4 poena) model idealne diode sa konstantnim naponom V_D ;
- c) (4 poena) izlomljeno linearni model diode.




Slika 2

2. (13 poena) U diodnom kolu sa slike 2 koristi se dioda koja ima napon praga $V_{D0}=V_{DT}=0.7$ V i približno konstantnu otpornost $r_D=100 \Omega$. Ako se na ulaz kola dovede sinusoidalni napon amplitude 20 V, odrediti pri kojoj vrednosti ulaznog napona dioda počinje da provodi. Izračunati maksimalnu i minimalnu vrednost napona na izlazu kola. Poznato je: $R=1$ k Ω , $E=9$ V.

3. (15 poena) Na slici 3 prikazan je jednostepeni pojačavač sa bipolarnim tranzistorom u konfiguraciji sa zajedničkim kolektorom.


- a) (5 poena) Odrediti vrednost otpornosti R_B tako da vrednost napona emitora u mirnoj radnoj tački iznosi $V_E = 4$ V.
- b) (8 poena) Nacrtati ekvivalentnu šemu pojačavača za male signale i izvesti izraze za naponsko pojačanje i ulaznu otpornost.
- c) (2 poena) Izračunati vrednosti pojačanja i ulazne otpornosti pojačavača sa slike 3. Poznato je: $V_{CC} = 12$ V, $R_E = 2$ k Ω , $R_P = 2$ k Ω , $\beta = 100$, $V_{BE} = 0.7$ V, $V_T = 25$ mV, $C_B = \infty$, $C_E = \infty$ i $r_{ce} = \infty$.



Slika 3

4.* (12 poena).

- a) (2 poena) Nacrtati ekvivalentno kolo (model) neidealnog operacionog pojačavača.
- b) (2 poena) Navesti karakteristike idealnog operacionog pojačavača.
- c) (3 poena) Koristeći oznake sa slike 4 napisati kako se definiše diferencijalno pojačanje A_d , pojačanje signala srednje vrednosti A_s i faktor potiskivanja signala srednje vrednosti ρ .
- d) (5 poena) Nacrtati električnu šemu diferencijatora koji je realizovan pomoću idealnog operacionog pojačavača. Izvesti izraz za napon na izlazu diferencijatora.




Slika 4

5.* (8 poena)

- a) (4 poena) Nacrtati blok šemu dvoulaznog multipleksera i rad ovog kombinacionog kola predstaviti pomoću tablice istinitosti.
- b) (4 poena) Izvršiti sintezu dvoulaznog multipleksera i dobijeno kolo predstaviti pomoću električne šeme.

6. (12 poena)

Operacioni pojačavač u kolu sa slike 6 je idealan i napaja se sa dve baterije za napajanje $V_{CC} = -V_{EE} = 12$ V, dioda je idealna sa $V_D = 0.6$ V, dok je kod tranzistora $V_{BE} = 0.6$ V. Poznato je i $R_1 = 1$ k Ω i $R_2 = 3$ k Ω . Odrediti i nacrtati karakteristiku $v_i = f(i_G)$ ako se struja i_G menja u granicama -15 mA $\leq i_G \leq 15$ mA.




Slika 6

7. (14 poena)


Na ulaz kombinacione mreže dovodi se četvorobitni neoznačeni binarni broj $X(x_3x_2x_1x_0)$. Izlaz mreže je jednobitni signal Y, vrednosti 1 samo ako X nije Fibonačijev broj (4,6,7,9,10,11,12,14,15).

- a) (4 poena) Popuniti kombinacionu tablicu za mrežu koja obavlja zadatu funkciju.
- b) (6 poena) Realizovati kombinacionu mrežu korišćenjem osnovnih logičkih kola sa proizvoljnim brojem ulaza.
- c) (4 poena) Realizovati kombinacionu mrežu korišćenjem samo dvoulaznih NI kola.

8. (14 poena) Pomoću vremenskih dijagrama predstaviti signale na izlazima Q_0 , Q_1 , Q_2 i Q_3 sekvencijalne mreže prikazane na slici 8a za vreme sedam perioda taktnog signala CLK, ako signal GO ima oblik prikazan na slici 8b. Simbolom S_d označen je asinhroni set ulaz flipflopa. Odrediti period rada ove sekvencijalne mreže nakon ulaska u stacionarno stanje.



Slika 8a



Slika 8b