


Parametri 180 nm CMOS tehnološkog procesa: $\lambda=0,09 \text{ } \mu\text{m}$, $V_{DD}=1,8 \text{ V}$, $R_{eq,N/sq}=9,88 \text{ k}\Omega/\square$, $R_{eq,P/sq}=27,1 \text{ k}\Omega/\square$, $C_{ox}=8,42 \text{ fF}/\mu\text{m}^2$, $CGDO_n=CGSO_n=0,791 \text{ fF}/\mu\text{m}$, $CGDO_p=CGSO_p=0,674 \text{ fF}/\mu\text{m}$, $C_{A,poly-sub}=98 \text{ aF}/\mu\text{m}^2$, $C_{A,m1-sub}=38 \text{ aF}/\mu\text{m}^2$, $C_{A,m2-sub}=19 \text{ aF}/\mu\text{m}^2$, $C_{A,m3-sub}=13 \text{ aF}/\mu\text{m}^2$, $C_{A,m4-sub}=8 \text{ aF}/\mu\text{m}^2$, $C_{A,m5-sub}=8 \text{ aF}/\mu\text{m}^2$, $C_{F,m1-sub}=14 \text{ aF}/\mu\text{m}$, $C_{F,m2-sub}=59 \text{ aF}/\mu\text{m}$, $C_{F,m3-sub}=53 \text{ aF}/\mu\text{m}$, $C_{F,m4-sub}=42 \text{ aF}/\mu\text{m}$, $C_{F,m5-sub}=24 \text{ aF}/\mu\text{m}$, $r_{poly}=7,9 \Omega/\square$, $r_{m1}=0,08 \Omega/\square$, $r_{m2}=0,08 \Omega/\square$, $r_{m3}=0,08 \Omega/\square$, $r_{m4}=0,07 \Omega/\square$, $r_{m5}=0,07 \Omega/\square$, $r_{m6}=0,03 \Omega/\square$

1. Logička struktura prikazana na slici 1. treba da bude realizovana u 180 nm CMOS tehnologiji. Logički blok sa slike realizuje funkciju $Y = \overline{(A+B+C)D + AB}$. U ovom zadatku se posmatraju dve putanje: od ulaza $In1$ do izlaza Out i od ulaza $In2$ do izlaza Out . Na izlazu se nalazi priključak (*pad*) koji je realizovan u sloju metala 1 i ima dimenzije $200 \mu\text{m} \times 200 \mu\text{m}$. Na izlazni priključak se dodatno priključuje sonda osciloskopa kapacitnosti 20 pF . Sve ostale metalne veze se mogu smatrati kratkim. Potrebno je minimizovati kašnjenje po obe pomenute putanje, najpre po kritičnoj, a zatim i po drugoj koliko je to moguće. Smatrati da je kritična putanja ona koja ima veće kašnjenje kada je optimizovana nezavisno od druge putanje.

- [10] Nacrtati električnu šemu i stik dijagram logičkog bloka koji realizuje funkciju Y u komplementarnoj logici korišćenjem metode Ojlerovih putanja.
- [35] Odrediti veličine tranzistora u logičkim kolima od kritičnog ulaza In do izlaza Out , tako da kašnjenje po toj putanji bude minimalno. Zatim odrediti veličine tranzistora preostalih logičkih kola tako da kašnjenje po drugoj putanji bude što manje. Faktor dimenzionisanja prvih logičkih kola u lancima je jednak 1.
- [20] Neka je $A = "0"$, $C = "1"$ i $D = "0"$. Ako je realizovano logičko kolo deo sinhronog sistema koji radi na učestanosti signala takta $f_{CLK} = 100 \text{ MHz}$ i ako je verovatnoća promene signala B sa $"0"$ na $"1"$ $p_{B:0 \rightarrow 1} = 5\%$, izvesti izraz za i odrediti ukupnu disipaciju koja se disipira na tranzistorima logičkog bloka koji realizuje funkciju Y . Trajanja silazne i uzlazne ivice signala B su $t_r = t_f = 50 \text{ ps}$. Maksimalna struja direktnе putanje u trenucima prelaza je $I_{sc,peak} = 30 \mu\text{A}$, a struja curenja kroz kolo je $I_{leak} = 1 \text{ nA}$.
- [5] Realizovati funkciju Y u PE familiji logičkih kola.

Dužine kanala svih tranzistora su minimalne.



Slika 1 – Logička struktura uz zadatok 1

- Za PE kolo iz zadatka 1.d):

- [5] objasnite da li može doći do pojave "clock feedthrough" i zašto,
- [5] modifikujte kolo tako da se redukuju struje curenja,
- [5] modifikujte kolo tako da se eliminiše preraspodela nanelektrisanja.

- [10] Šta je skin efekat i kako utiče na performanse linija veza? Kako se izborom materijala i dimenzija provodnika može smanjiti uticaj skin efekta?

- [5 x 2] Odgovorite kratko (1 rečenica) šta je: a) Back-end projektovanje?
b) Menhet stil crtanja lejauta? c) DRC program? d) CIF datoteka? e) Virtuoso LE?

Ispit traje tri sata.