



1. Na slici 1 je prikazan pojačavač snage u klasi A. Poznato je:  $R_{G1} = 2.25 \text{ k}\Omega$ ,  $R_{G2} = 1 \text{ k}\Omega$ ,  $R_S = 8 \Omega$ ,  $R_P = 4 \Omega$ ,  $V_{DD} = 15 \text{ V}$ ,  $B = 2 \text{ A/V}^2$ ,  $V_T = 1 \text{ V}$ ,  $L_m \rightarrow \infty$ ,  $C_G \rightarrow \infty$ ,  $C_S \rightarrow \infty$ ,  $n = 2$ . Napon na izlazu je sinusnog talasnog oblika maksimalne moguće amplitude za zadate parametre.
- [3] Nacrtati jednosmernu i naizmeničnu radnu pravu pojačavača.
  - [5] Odrediti, jedan ispod drugog nacrtati, i označiti vremenske oblike napona  $v_{OUT}$  i  $v_{DS}$ , struje  $i_D$ , i snaga  $p_D$ ,  $p_{OUT}$ ,  $p_{L_m}$  i  $p_{DD}$ .
  - [2] Izračunati koeficijent korisnog dejstva pojačavača.
  - [3] Proračunati i skicirati potreban oblik ulaznog napona tako da se na izlazu dobija željeni signal.
  - [5] Izvesti izraz za optimalnu vrednost parametra  $n$ , tako da se na izlazu dobija najveća moguća amplituda neizobličenog napona.
  - [2] Za  $n = n_{opt}$ , odrediti i nacrtati zavisnost maksimalno moguće amplitude neizobličenog signala na drejnu MOSFET tranzistora u funkciji otpornosti potrošača  $R_P$ .



Slika 1.


2. Potrebno je projektovati ispravljač sa dve diode i prostim kapacitivnim filtrom koji od ulaznog napona efektivne vrednosti  $V_{RMS} = 230 \text{ V}$  frekvencije  $f_0 = 50 \text{ Hz}$  na izlazu obezbeđuje napon srednje vrednosti  $V_{OUT} = 12 \text{ V} - 0.5 \Omega I_{OUT}$ . Na raspolaganju su diode sa  $V_D = 1 \text{ V}$ .
- [2] Nacrtati šemu zahtevanog ispravljača sa filtrom.
  - [2] Odrediti prenosne osnose namotaja transformatora.
  - [2] Odrediti kapacitivnost  $C$  filterskog kondenzatora.
  - [4] Odrediti faktor talasnosti  $\gamma$  pri  $I_{OUT} = 2 \text{ A}$ .
3. Parametri naponskog regulatora sa slike 3 su:  $v_U = 7 \text{ V}$ ,  $V_Z = 3.6 \text{ V}$ ,  $V_{BE} = 0.7 \text{ V}$ ,  $\beta = 99$ ,  $R_1 = 3.9 \text{ k}\Omega$ ,  $R_2 = 10 \text{ k}\Omega$ ,  $R_E = 720 \Omega$ ,  $R_Z = 3 \text{ k}\Omega$ ,  $R_F = 1 \text{ k}\Omega$ . Smatrati da je  $\beta/(\beta + 1) \approx 1$ .
- [8] U  $v_P - i_P$  ravni ucrtati karakteristiku stabilizatora.
  - [2] Dimenzionisati po snazi tranzistor  $Q3$ .




Slika 3.

4. U oscilatoru sa Wien-ovim mostom sa slike 4 poznato je  $R_1 = R_2 = R_A = 10 \text{ k}\Omega$ ,  $C_1 = 200 \text{ nF}$ ,  $C_2 = 100 \text{ nF}$ ,  $V_{CC} = 12 \text{ V}$ .

- [5] Odrediti  $R_B$  pri kome se polovi sistema nalaze na imaginarnoj osi.
- [5] Odrediti kružnu frekvenciju oscilovanja za  $R_B$  određeno u prethodnoj tački.
- [5] Proceniti amplitude oscilacija na izlazu i na pozitivnom ulazu operacionog pojačavača ako je  $R_B = 40 \text{ k}\Omega$ .



Slika 4.



Slika 5.

5. Za astabilno kolo sa slike 5:

- [8] Izračunati i nacrtati (jedan ispod drugog) vremenske dijagrama napona u tačkama A i B za vrednost kontrolnog napona  $V_C = 5 \text{ V}$ .
  - [7] Odrediti maksimalnu učestanost na kojoj kolo može ispravno da radi.
- Parametri upotrebljenih poluprovodničkih komponenti su:  $\beta \rightarrow \infty$ ,  $|V_{BE}| = V_D = 0.6 \text{ V}$ ,  $V_{CES} = 0.2 \text{ V}$ . Vrednosti ostalih elemenata u kolu su  $V_{CC} = 6 \text{ V}$ ,  $R = 1 \text{ k}\Omega$ ,  $C = 1 \text{ nF}$ ,  $I_0 = 1 \text{ mA}$ . Šmitovo kolo realizovano je u CMOS tehnologiji sa karakteristikom prenosa prikazanom na slici.

6. PLL kod koga je fazni detektor realizovan primenom analognog množača sa karakteristikom  $v_{PD} = v_{IN1}v_{IN2}/1 \text{ V}$ , koristi VCO sa karakteristikom  $f_O = 1 \text{ MHz} + 100 \text{ (kHz/V)} v_C$  i jednopolni NF filter sa  $H(s) = 1/(1 + s/\omega_P)$ . Ulazni naponi faznog detektora su oblika  $v_{IN1} = 1 \text{ V} \sin(\omega t)$  i  $v_{IN2} = 1 \text{ V} \sin(\omega t - \varphi)$ .

- [1] Nacrtati blok šemu ovog PLL-a.
- [4] Odrediti prenosnu karakteristiku faznog detektora. Označiti numeričke vrednosti karakterističnih tačaka na dijagramu.
- [5] Nacrtati vremenske dijagrame ulaznog napona PLL-a i izlaznog napona VCO-a tokom dve periode za frekvenciju ulaznog napona jednaku  $1.025 \text{ MHz}$ . Smatrati da je PLL sinhronizovan.

**Numerisati svaku stranu sveske u gornjem spoljašnjem uglu. Svaki zadatak početi na novoj strani. Zadaci moraju biti čitko i uredno napisani. Zaokruživanjem broja zadatka u tabeli na omotu označiti koji su zadaci rađeni, i pored toga upisati broj strane na kojoj zadatak počinje. Svako nepoštovanje ove napomene povlači oduzimanje jednog poena po zadatku!**