

ISPIT

1. Trajanje ispita 180 minuta.
2. Ispit se radi u vežbanci.
3. Rešenja zadataka započeti na novoj strani.
4. Na naslovnoj strani obavezno zaokružiti redne brojeve zadatka koji su rađeni.
5. Dozvoljena je upotreba kalkulatora.
6. Parametri tranzistora i diode su dati gde je potrebno. Ne moraju svi parametri biti iskorišćeni u rešenju.

K1 - Zadatak 1 (a - 8, b - 2, c - 5 poena)

a) Algoritamskim računanjem, korak po korak, izračunati sledeće izraze, a zatim ih sortirati u opadajućem poretku

$$A = 123_{5_KMV} + 321_{5_KMV} \quad (\text{na raspolažanju 3 cifre})$$

$$B = 011011_{KO} + 11001_{KO} \quad (\text{na raspolažanju 8 cifara})$$

$$C = 110.11_{KO} * 10.101_{KO} \quad (\text{na raspolažanju proizvoljan broj cifara})$$

$$D = 0110 1001_{BCD} + 0011 0111_{BCD} \quad (\text{na raspolažanju proizvoljan broj cifara})$$

Napomena: Potrebno je postupno i detaljno izračunati vrednosti, bez prelaženja u decimalni sistem, i obeležiti ukoliko negde dolazi do prekoračenja.

b) Prilikom prenosa poruka koristi se Hamingov kod sa minimalnim rastojanjem 4. Koliko je maksimalno grešaka moguće korigovati a koliko detektovati (pri čemu je korekcija grešaka prioritet)?

c) Ukoliko je primljena poruka 0110101010100 koja je na predaji zaštićena Hamingovim kodom minimalnog rastojanja 4, odrediti decimalnu vrednost poslate poruke ukoliko je to moguće. Detaljno obrazložiti odgovor.

K1 Zadatak 2 (a - 7, b - 4, c - 5, d - 4 poena)

Za logičko kolo sa slike 2:

a) Proceniti režime rada svih tranzistora u kolu za sve kombinacije logičkih nivoa na ulazu kola. Rezultate prikazati tabelarno.

b) Odrediti logičke funkcije izlaza

$$Y_1 = f(A, B, C), Y_2 = g(A, B, C).$$


c) Odrediti vrednosti napona V_{R1}, V_{R2}, V_{R3} .

d) Odrediti vrednosti napona logičke jedinice i nule V_{OH} i V_{OL} .

Poznato je:

$$V_{BE} = V_D = 0.7V, V_Y = 0.6V, V_{BES} = 0.8V,$$

$$V_{CES} = 0.2V, \beta_F = 50$$



Slika 2.

K1 Zadatak 3 (a - 2, b - 4, c - 4, d - 5 poena)


Na slici 3 je prikazana logička šema dela digitalnog uređaja posle izvršenih »neohodnih« modifikacija. Originalna realizacija ne sadrži diode D1 i D2 (kratka veza), međutim zbog greške u projektovanju bilo ih je neophodno dodati. Upotrebljena logička kola su u standardnoj TTL LS tehnologiji.

a) Odrediti logičke funkcije izlaza X uređaja sa slike 3a) pre modifikacije za $E1=E2=1$ i $E1 \neq E2$. Šta se desilo uređaju kada je bilo $E1=E2=0$?


b) Odrediti logičku funkciju izlaza X sa slike 3a) posle modifikacije odnosno dodavanja dioda D1 i D2. Da li sada može da se desi »nezgodna« situacija iz tačke (a). Kakvi su novi logički nivoi na izlazu X u poređenju sa standardnim TTL LS kolom?

c) Odrediti logičku funkciju izlaza X sa slike 3b). Kakvi su novi logički nivoi na izlazu X u poređenju sa standardnim TTL LS kolom?

d) Odrediti logičku funkciju izlaza X sa slike 3a) i 3b) ako se ukloni otpornik R_p i ostavi otvorena vezu.



Slika 3a.



Slika 3b.

K2 - Zadatak 4 (a – 5, b – 5, c - 3, d – 2, e – 5 poena)

Poznato je:

$$W_n = 180nm, L_n = L_p = 180nm, \mu_n = 417 \frac{cm^2}{Vs}, \mu_p = 85 \frac{cm^2}{Vs}, V_{Tn} = 0.45V, V_{Tp} = -0.45V,$$

$$k_n = 351 \times 10^{-6} \frac{A}{V^2}, k_p = 71 \times 10^{-6} \frac{A}{V^2}, v_{nsat} = v_{psat} = v_{sat} = 8 \times 10^6 \frac{cm}{s},$$

$$k_{\lambda n} = 0 \frac{\mu m}{V}, k_{\lambda p} = 0 \frac{\mu m}{V}, E_{Cn} = 3.8 \times 10^4 \frac{V}{cm}, E_{Cp} = 18.8 \times 10^4 \frac{V}{cm}, \gamma = 1, VDD = 2.7V$$

- a) odrediti širinu kanala W_p tako da prag odlučivanja logičkog CMOS invertora, V_s , bude približno jednak polovini napona napajanja;
- b) izvesti izraze i izračunati dinamičke otpornosti p i n kanalnog tranzistora potrebne za procenu kašnjenja;
- c) izračunati struju kratkog spoja u CMOS invertoru iz tačke a)
- d) kako se menjaju rezultati u tački b) i c) ako se širine kanala oba tranzistora povećaju 10 puta.
- e) izračunati disipaciju kratkog spoja u CMOS invertoru iz tačke a), ako se na ulazu nalazi signal učestanosti 1GHz, čije je vreme uspona i pada jednako 10ps.
-

K2 - Zadatak 5 (a - 5, b – 5, c – 5 poena)

- a) Projektovati jednostepeno statičko CMOS logičko kolo koje realizuje funkciju $Y = \overline{(AB + CA)}(\overline{B}(C + A) + D)$. Nije dozvoljeno minimizovati funkciju. Dostupne su i negacije ulaznih promenljivih. Odrediti odnose širina svih tranzistora tako da kritična kašnjenja uzlazne i silazne ivice budu izjednačena i odgovaraju kašnjenjima referentnog invertora kod koga je $W_p : W_N = 2:1$.

- b) Realizovati funkciju $Z = \bar{Y}$ kao višestepeno dinamičko kolo u domino logici. Na raspolažanju su isključivo **dvooulazna jednostepena** kola. Težiti da realizacija bude minimalne kompleksnosti. Dostupne su i negacije ulaznih promenljivih.

- c) Minimizovati funkciju Y tako da je pogodna za realizaciju pomoću NILI logičkih kola. Da li kod dobijene minimalne realizacije moguća pojava lažne jedinice? Ako jeste, modifikovati funkciju tako da se elminiše pojava lažne jedinice.
-

K2 - Zadatak 6 (a – 7, b – 8 poena)

- a) Pomoću kola niskog stepena integracije projektovati kombinacionu mrežu koja predstavlja komparator 2-bitnih neoznačenih brojeva. Potrebno je da mreža bude minimalne kompleksnosti. Na izlazu je potrebno generisati signale G (*greater* - veće) i L (*less* - manje). Ukoliko su oba signala jednaki 0 onda su dva broja koja se porede jednakata.

- b) Korišćenjem kola iz prethodne tačke i kola niskog stepena integracije realizovati komparator 4-bitnih označenih brojeva zadatih u komplementu maksimalne vrednosti.