

1. Trajanje ispita 180 minuta.
2. Ispit se radi u vežbanci.
3. Rešenja zadataka započeti na novoj strani.
4. Na naslovnoj strani obavezno zaokružiti redne brojeve zadataka koji su rađeni.
5. Dozvoljena je upotreba kalkulatora.
6. Parametri tranzistora i diode su dati gde je potrebno. Ne moraju svi parametri biti iskorišćeni u rešenju.

U1 - Zadatak 1 (a - 6, b - 4 poena)

a) Algoritamskim računanjem, korak po korak, izračunati sledeće izraze ukoliko su na raspolaganju 4 cifre i sortirati ih u opadajućem poretku

$$A = 0111_{KMV} + 1010_{KMV} \quad B = 1011_{KMV} - 0110_{KMV} \quad C = 1010_{KO} - 0111_{KO} \quad D = 1010_{KO} + 1000_{KO}$$

Napomena: Ukoliko dođe do prekoračenja, naznačiti to i nastaviti sa dobijenim četvorocifarskim rezultatom

b) Bepilotna letelica ima na sebi radarski visinomer koji služi za merenje trenutnog vertikalnog rastojanja do podloge. Maksimalna podržana visina je 100 m a rezolucija merenja je 0.1 m. Dodatno, sa bazne stanice moguće je zadati željenu visinu u odnosu na podlogu na kojoj treba da se nalazi letelica. Komanda za zadavanje željene visine sadrži podatak o zadatoj visini zapisan u Gray-ovom binarnom zapisu i zaštićen Hamming-ovim kodom. Na isti način se formira i poruka prilikom merenja visine.

- Ako se primi sledeća poruka od bespilotne letelice 000 101 001 111 000, odrediti na kojoj visini je letelica.
- Formirati poruku kojom se zadaje željena visina od 36.7 m.

Napomena: Postupno pokazati kako se formiraju poruke.

U1 - Zadatak 2 (a - 6, b - 3, c - 5, d - 3, e - 5, f - 3 poena)

Za logičko kolo sa slike 2:

a) Proceniti režime rada svih tranzistora u kolu za sve kombinacije logičkih nivoa na ulazu kola. Rezultate prikazati tabelarno. Odrediti logičku funkciju kola $Y=f(A,B)$.

b) Odrediti vrednosti napona logičke nule i jedinice, V_{OL} i V_{OH} .

c) Odrediti karakteristiku prenosa logičkog kola, kao i margine šuma u slučaju višestrukih izvora smetnji. Za svaku karakterističnu tačku u proračunu navesti kojim uslovom je određena.


d) Odrediti karakteristiku prenosa za lanac ovakvih kola, pri čemu se u lancu nalazi neparan broj kola.

e) Odrediti strujne kapacitete kao i faktor grananja kola pri naponima na izlazu V_{IL} i V_{IH} .

f) Odrediti kašnjenje t_{pHL} ako je kolo opterećeno sa $C=100nF$ na izlazu.

Poznato je:

$$V_{BE} = 0.7V, V_{\gamma} = 0.6V, V_{D\delta} = 0.2V, \beta_F = 60$$




Slika 2.

U1 Zadatak 3 (a - 5, b - 5, c - 5 poena)


Sva logička kola na slici 3 su realizovana u LS TTL tehnologiji (totem pol na izlazu).

Funkcionalnom tabelom prikazati funkciju dela digitalnog sistema:


- a) prikazanog na slici 3a;
- b) prikazanog na slici 3b;
- c) prikazanog na slici 3c.



Slika 3a



Slika 3b



Slika 3c

U2 - Zadatak 4 (a – 7, b – 3, c – 2, d – 3 poena)

- a) Izvesti izraz za odnose širine kanala n i p tranzistora CMOS invertora tako da prag odlučivanja logičkog kola bude jednak polovini napona napajanja. Koliki je taj odnos, odnosno širina kanala p kanalnog tranzistora, ako je poznato: $W_n=400nm$, $L=200nm$, $\mu_n C_{ox}=270\mu A/V^2$, $\mu_p C_{ox}=70\mu A/V^2$, $C_{ox}=1\mu F/cm^2$, $V_{Tn}=0.5V$, $V_{Tp}=-0.5V$, $E_{cn}L_n=1.2V$, $E_{cp}L_p=4.8V$, $\lambda=0.04V^{-1}$, $v_{SAT}=8 \times 10^6$ cm/s, $\gamma=1$, $V_{DD}=2.5V$.
- b) Ako se konfiguracija CMOS invertora sa odnosima širine kanala iz tačke a) preveže u pseudo n MOS invertor, koliki je prag odlučivanja u tom slučaju?
- c) Izračunati maksimalnu struju kratkog spoja za CMOS invertor iz tačke a).
- d) Izračunati dinamičku disipaciju zbog provođenja oba tranzistora, ako je signal na ulazu simetričan, učestanosti 1GHz, sa naponima logičke nule i jedinice, i vremenom uspona i pada ivica 50ns.

U2 - Zadatak 5 (a - 6, b – 3, c – 3, d – 3)

- a) Nacrtati jednostepeno statičko CMOS logičko kolo koje realizuje funkciju $Y = f(A, B, C, D)$, ako je $Y = 1$ ako i samo ako neoznačeni binarni broj $ABCD$ zapisan u Kodu više 3 ima paran broj jedinica. Smatrati da se broj $ABCD$ nalazi u opsegu 0000-1001. Na primer, $Y = 1$ za $ABCD = 0010$, dok je $Y = 0$ za $ABCD = 0101$. Na ulazu logičkog kola su dostupne i negacije ulaznih promenljivih. Težiti da realizacija sadrži minimalan broj tranzistora.
- b) Odrediti odnose širina svih tranzistora u realizaciji iz tačke a) tako da kritična kašnjenja uzlazne i silazne ivice budu izjednačena i odgovaraju kašnjenjima referentnog invertora kod koga je $W_p : W_n = 2 : 1$.
- c) Realizovati logičku funkciju iz tačke a) pomoću transmisionih gejtova. Na ulazu logičkih kola su dostupne i negacije ulaznih promenljivih. Težiti da realizacija bude minimalne kompleksnosti.
- d) Ako se funkcija Y iz tačke a) realizuje pomoću prozvoljnih kola niskog stepena integracije, da li postoji mogućnost pojave statičkih hazarda? Ako postoji, modifikovati funkciju tako da se eliminiše pojava statičkih hazarda.

U2 - Zadatak 6 (a - 6, b – 4 poena)

- a) Projektovati kolo kodera prioriteta sa 4 ulaza i aktivnim logičkim nulama na ulazima i izlazima, tako da može jednostavno (sa što manjim dodavanjem spoljnih elemenata) da se koristi za pravljenje mreža većih kapaciteta. Za projektovanje su dozvoljena kola niskog stepena integracije.
- b) Korišćenjem komponente iz tačke a) realizovati koder prioriteta sa 8 ulaza.

U2 - Zadatak 7 (10 poena)

Realizovati funkciju Y pomoću ulaznih neoznačenih dvobitnih brojeva $A (a_1a_0)$ i $B (b_1b_0)$. Funkcija Y je zadata na sledeći način:

$$Y = |3(A + 1) - 4B| \text{ za } A > B$$

$$Y = (A + 1)(B + 1) / 2 \text{ za } A < B$$

$$Y = 0 \text{ za } A = B$$

Na raspolaganju su proizvoljna kola niskog i srednjeg stepena integracije. Težiti da broj upotrebljenih kola bude minimalan.