

Univerzitet u Beogradu
Elektrotehnički fakultet



Digitalni VLSI sistemi

23.10.2020. u 14:15h

Predavanja: **dr Jelena Popović-Božović**, docent
dr Dragomir El Mezeni, docent
Vežbe: dr Dragomir El Mezeni, docent

Informacije/kontakti




- ▶ Predmet se nastavlja na OE3UPK i OE4UPV
- ▶ Fond časova: 3 predavanja + 1 vežbe
- ▶ Sajt predmeta: tnt.etf.bg.ac.rs/~ms1dvs
- ▶ Konsultacije mejlom
- ▶ e-mail adrese
 - jelena@el.etf.rs
 - elmezeni@el.etf.rs

Oblasti koje predmet pokriva

Дигитални
VLSI системи

Увод у пројектовање VLSI система




Увод у ПИК

Program predmeta (1)

Front-end dizajn


- ▶ ASIC metodologija projektovanja
- ▶ specifikacija mikroarhitekture u VHDL-u, stil kodovanja, kod za višestruku upotrebu
- ▶ VITAL standard
- ▶ testiranje, simulacija grešaka, automatsko generisanje test vektora, strukture za samotestiranje



Program predmeta (2)

Logička sinteza


- ▶ konverzija koda, logička optimizacija, dekompozicija i mapiranje u zadatoj tehnologiji
- ▶ tipovi optimizacije, dijagrami binarnog odlučivanja
- ▶ trendovi u logičkoj sintezi
- ▶ *Synopsys*




Program predmeta (3)

Back-end dizajn

- ▶ planiranje lejauta, ciljevi, ograničenja
- ▶ rutiranje na globalnom i lokalnom nivou, rutiranje signala takta
- ▶ simulacija nakon izrade lejauta, uključivanje parazitnih elemenata i efekata veza
- ▶ *Cadence*



THE VIRTUOSO CUSTOM DESIGN PLATFORM



Program predmeta (4)

Projektovanje IC male potrošnje

- ▶ trendovi u tehnologiji, tehnike projektovanja na nivou lejauta
- ▶ efekti smanjivanja napona napajanja, redundantni blokovi i paralelovanje
- ▶ tehnike na nivou arhitekture ćelija (smanjivanje broja promena logičkih stanja, eliminacija gličeva, ograničavanje promena signala)
- ▶ tehnika selektivnog propuštanja takta
- ▶ adijabatska kola



Polaganje ispita



- ▶ **Ispit** - test, 30 poena
 - minimum za polaganje 15 poena

- ▶ **Rad preko godine** - 70 poena
 - Rad u laboratoriji, ukupno 20 poena
 - dve laboratorijske vežbe, rade se pojedinačno
 - Projekat 50 poena
 - Ploče DEO-Nano, DE1-SoC sa Alterinim čipovima i Quartus softver
 - Nios2 soft IP (procesorsko jezgro)
 - radi se u paru