


MOS KOLA


I REALIZACIJA CMOS KOLA

- INVERTOR



$$Y = \overline{A}$$

- OSNOVNI BLOKOVI




A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

↑ samo ukoliko su i A, B na log. 1 provešće NMOS tranzistori i povući izlaz ka log. 0

$$Y = \overline{A \cdot B}$$

↑ ukoliko je logička fja AND tipa, u PDN mreži su odgovarajući NMOS tranzistori vezani na red, odnosno PUN mreži su odgovarajući PMOS tranzistori vezani u paraleli



Power-up Network - za odgovarajuću kombinaciju spaja izlaz na VDD


Power-down Network - za odgovarajuću kombinaciju spaja izlaz na GND

↑ fja za izlaz je u obliku komplementa

* ukoliko nije datu

u toj formi, prvo je

neophodno svesti je u formu komplementa, pa tek onda realizovati kolo



A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

↑ samo ukoliko su i A i B na log. 0 povešće PMOS tranzistori i povući izlaz ka log. 1

$$Y = \overline{A + B}$$

↑

Ukoliko je logička fja OR tipa, u PDN mreži su odgovarajući NMOS tranzistori vezani u paraleli, odnosno PUN mreži su odgovarajući PMOS tranzistori vezani u paraleli

1. Projektovati staticko CMOS kolo za funkciju $Y = \overline{A(B+C)}$

R: Na osnovu funkcije, ovdje imamo dve celine:


- prvu celinu čine ulaz A i kombinovani ulazi ($B+C$) \Rightarrow AND tip
- drugu celinu čine ulazi B i C \Rightarrow OR tip

Na osnovu toga, u PDN:


- NMOS tranzistori na čije ulaze dovodimo signale B i C vezani su u paraleli
- NMOS tranzistor na čiji ulaz dovodimo signal A vezan je na red sa tranzistorma B i C

PUN je dualan, odnosno gde su PDN redne vete, u PUN su paralelne, i obrnuto.

Realizacija je dodata na slici 1.1



slika 1.1



slika 2.1

2. Nacrtati električnu šemu kola sa ulazima A i B i izlazom Y, gde je $Y=1 \Rightarrow A=0 \text{ i } B=1$, inace je $Y=0$. Na raspolaganju nisu komplementi ulaznih signala.

R: Tablica fje Y

A	B	Y
0	0	0
0	1	1
1	0	0
1	1	0

$$Y = \overline{A} \cdot B$$

Pre realizacije, neophodno je da fju napišemo u formi komplementa:

$$Y = \overline{A} \cdot B = \overline{\overline{A}} \cdot \overline{B} = \overline{A+B}$$

Sada ovu formu možemo da realizujemo. Međutim, posto komplementi ulaznih signala nisu dostupni, onda ćemo \overline{B} realizovati pomoći inverzora. Realizacija je prikazana na slici 2.1.


③ Načrtati električnu šemu kola sa ulazima A i B i izlazom Y, gde je $Y=0$ za $A=1, B=0$, inače je $Y=1$. Na raspolaganju nisu komplementi ulaznih signala.

R: kao i u zadatku 2


Rešenje je na slići 3.1

A	B	Y
0	0	1
0	1	1
1	0	0
1	1	1

$$Y = \overline{A} + B = \overline{\overline{A} + B} = (\overline{A} \cdot \overline{B})$$



slika 3.1



slika 4.1

④ Odrediti logičku funkciju kola sa slike 4.1


R: Ako posmatramo granu u kojoj su tranzistori na čije ulaze dovedemo signale A i B, ta grana će voditi samo ukoliko su i signal A i signal B na logičkoj jedinicici, i tada će na izlazu biti log. 0.

$$Y_{AB} = \overline{A \cdot B}$$

Da bi na izlazu Y bila log. 0, potrebno je da bilo koja od granu provede, oduosno biće log. 1 ukoliko nijedna od granu ne radi. Dakle


$$Y = \overline{AB} \cdot \overline{CD} \cdot \overline{EF} \cdot \overline{GH}$$

⑤ Odrediti log fgm kola sa slike 5.1




$$R: Y = \overline{AB + C + D}$$

6. Odrediti logiku fju kola sa slike 6.1



slika 6.1



slika 7.1

R: Možemo da napišemo tablicu

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

- A=0, B=0 \Rightarrow vode obe PMOS tranzistora, Y=0

- A=0, B=1 \Rightarrow na gjeđtu M2 je 1, na sorisu je 0, tako da M2 vodi, Y=1

- A=1, B=0 \Rightarrow na gjeđtu M1 je 1, na sorisu je 0, tako da M1 vodi, Y=1

\Downarrow - A=1, B=1 \Rightarrow nijedan tranzistor ne može uslovu da vodi. U teoriji na izlazu bi trebalo da bude stange visoke impedanse. Međutim, pošto P1 i P2 predstavljaju otpornost ka VDD, povućice izlaz ka VDD, pa Y=0

$$Y = A \oplus B \text{ (XOR)}$$

7. Odrediti log. fju kola sa slike 7.1

R: kao i u zadatku 6

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

- A=1, B=1 \Rightarrow vode obe NMOS tranzistora, Y=1

- A=0, B=1 \Rightarrow na gjeđtu P1 je 0, na sorisu je 1, tako da P1 vodi, Y=0


- A=1, B=0 \Rightarrow na gjeđtu P2 je 0, na sorisu je 1, tako da P2 vodi, Y=0

\Downarrow - A=0, B=0 \Rightarrow nijedan tranzistor ne može uslovu da vodi. U teoriji na izlazu bi trebalo da bude stange visoke impedanse. Međutim, pošto M1 i M2 predstavljaju otpornost ka GND, povućice izlaz ka GND, pa Y=1

$$Y = \overline{A \oplus B} \text{ (XNOR)}$$

8. Realizovati kola multiviplexer 4/1 koristeći serijsku logiku.

R: U serijskoj logici osnovna jedinica je čeliča sastavljena od NMOS, PMOS tranzistora kao što je prikazano na slici 8.1.





sluka 8.1

A	B	Y
0	0	0
0	1	1
1	0	0
1	1	1

Na osnovu tablice, može da se zaključi da je $Y=B$ za $A=1$, odnosno $Y=0$ za $A=0$. Korišćenjem ovog elementa moguće je realizovati različitu kolu. U slučaju moltiplesera 4/1, realizacija u serijskoj logici prikazana je na sluci 8.2.

Funkcija $Y = S_1(S_0 I_3 + \bar{S}_0 I_2) + \bar{S}_1(S_0 I_1 + \bar{S}_0 I_0)$



sluka 8.2


⑨ Realizovati funkciju $Y=AB+AC$ korišćenjem serijske logike

R: Funkciju prvo treba predstaviti u odgovarajućem formatu $Y=C \cdot f_1 + \bar{C} \cdot f_2$


$$Y = AB + AC = A(B+C) + \bar{A} \cdot \emptyset = A(B \cdot 1 + \bar{B} \cdot C) + \bar{A} \cdot \emptyset$$

Na osnovu jna može da se zaključi da funkcija AND tipa $Y=A \cdot B$ možemo da razvijemo kao $Y=A \cdot B + \bar{A} \cdot \emptyset$, dok funkcija OR tipa $Y=A+B$ možemo da razvijemo kao $Y=A \cdot 1 + \bar{A} \cdot B$.


$$Y = A \cdot B + \bar{A} \cdot \emptyset$$



$$Y = A \cdot 1 + \bar{A} \cdot B$$



Rešenje zadatka prikazano je na slici 9.1



Slika 9.1


⑩ Realizovati funkciju $Y = \bar{A}\bar{B} + \bar{A}\bar{C}\bar{D}$ u CMOS tehnologiji

a) sa statičkim čvorom kolica


b) serijskom logikom

$$R: a) Y = \bar{A}\bar{B} + \bar{A}\bar{C}\bar{D} = \overline{\bar{A}(\bar{B} + \bar{C}\bar{D})} = \overline{\bar{A}} + \overline{\bar{B} + \bar{C}\bar{D}} = \overline{\bar{A}} + \overline{B} \cdot \overline{\bar{C}\bar{D}} = \overline{\bar{A}} + \overline{B(C + \bar{D})}$$

(Slika 10.1)



Slika 10.1



Slika 10.2.

$$b) Y = \bar{A}\bar{B} + \bar{A}\bar{C}\bar{D} = \bar{A}(\bar{B} + \bar{C}\bar{D}) + \bar{A} \cdot 0 = \bar{A}(\bar{B} \cdot 1 + \bar{B}(\bar{C}\bar{D})) + \bar{A} \cdot 0 = \\ = \bar{A}(\bar{B} \cdot 1 + \bar{B}(\bar{C}\bar{D} + C \cdot 0)) + \bar{A} \cdot 0$$

(Slika 10.2)

⑪ Dat je CMOS invertor sa karakteristikama: $V_{IH}=3V$, $V_{IL}=2V$, $V_{DD}=5V$, $I_{OH}=5mA$, $I_{OL}=5mA$. Za neopterećen kolici vodi $V_{OH}=V_{DD}$, $V_{OL}=0$. Na izlazu invertora povezan je užat sledećeg invertora kao i LED dioda preko otpornika $R=10k\Omega$ prema mazu. Odrediti statičke nalogne šeme na ulazu sledećeg logičkog kola.

R: CMOS inverzor čemo modelovati na sledeći način:

gdje se otpornosti R_P , R_N određuju na osnovu karakteristika inverteora:

$$R_P = \frac{V_{OH} - V_{IH}}{I_{OH}}$$


$$R_N = \frac{V_{IL} - V_{OL}}{I_{OL}}$$

$$R_P = 400\Omega$$

$$R_N = 400\Omega$$

Kada se na izlaz kola vežu dioda i otpornik, moguće se maksimalni/minimalni napon na izlazu kola.

- za visok napon na izlazu




$$V(1) = V_{DD} \cdot \frac{R}{R_P + R} + V_{DD} \frac{R_P}{R_P + R} = 4.84V$$

Marginska šuma je

$$\underline{NM(1) = V(1) - V_{IH} = 1.84V}$$

- za nizak napon na izlazu dioda i otpornik ne utiču na vrednost



$$V(0) = V_{OL} = 0V$$

$$\underline{NM(0) = V_{IL} - V_{OL} = 2V}$$

12. Dat je CMOS inverzor sa karakteristikama: $V_{IH} = 3V$, $V_{IL} = 2V$, $V_{DD} = 5V$, $I_{OH} = 2mA$, $I_{OL} = 2mA$, $C_{f1} = 10pF$. Za neopterećeno kolo važi $V_{OH} = V_{DD}$, $V_{OL} = 0$.

a) Ako se na ulaz inverteora dovodi povorka logičkih jedinicu, nula podjednakog trajanja od po $10\mu s$ odrediti koliki je broj tih taktih inverteora može vezati na izlaz tako da se maksimalna vrednost napona na izlazu inverteora poveća za 20% odnosno minimalna poveća za 20% logičke amplitude u odnosu na staticko stanje. Staticka logička amplituda definisana je kao $LA = V_{OH} - V_{OL}$


b) Koliko raste maksimalna i minimalna vrednost napona na izlazu inverteora ako se trajanje logičke nule na izlazu poveća na $20\mu s$.

R: Prvo odreditujemo otpornosti

$$R_P = \frac{V_{OH} - V_{IH}}{I_{OH}} = 1k\Omega \quad R_N = \frac{V_{IL} - V_{OL}}{I_{OL}} = 1k\Omega$$



Izlaz kola se vodi na ulaz N inverteora, tako da je ekvivalentna kapacitancija na izlazu $C_e = N \cdot C_{ul}$.

Ako posmatramo kolo u ustajnjem režimu, za vreme logičke jedinice na ulazu prazni se izlazna kapacitivnost dok se za vreme logičke nule puni.




U intervalu ① vodi NMOS a PMOS ne vodi, pa je ekvivalentna sečna data na slici 12.1.
NMOS tranzistor modelovan otpornosću R_N prati kondenzator C_e . Vremenska zavisnost $V_I(t)$ se određuje kao i do sada:

$$\begin{aligned} ① \quad & V_I(\infty) = 0 \\ & V_I(0+) = V_1 \text{ (sa slike)} \\ & \tau_1 = R_N C_e \end{aligned} \quad \left\{ \begin{array}{l} V_I(t) = V_1 e^{-\frac{t}{\tau_1}} \end{array} \right.$$



Slika 12.1



Slika 12.2

Nakon vremena T_1 , napon na izlazu je

$$V_I(T_1) = V_1 e^{-\frac{T_1}{\tau_1}} = V_{C_e}(T_1) = V_2 \quad \textcircled{*}$$

U intervalu ② vodi PMOS a NMOS ne vodi, pa je ekvivalentna sečna data na slici 12.2. U ovom intervalu važi

$$\begin{aligned} V_I(\infty) &= V_{DD} \\ V_I(0+) &= V_2 \text{ (sa slike)} \\ \tau_2 &= R_P C_e \end{aligned} \quad \left\{ \begin{array}{l} V_I(t) = V_{DD} + (V_2 - V_{DD}) e^{-\frac{t}{\tau_2}} \end{array} \right.$$

Nakon vremena T_2 , napon na izlazu je

$$V_I(T_2) = V_{DD} + (V_2 - V_{DD}) e^{-\frac{T_2}{\tau_2}} = V_1 \quad \textcircled{**}$$

Rešavajući sistem jednačina $\textcircled{*}$ i $\textcircled{**}$ dobijaju se rezultati za V_1 i V_2

$$V_{DD} + (V_1 e^{-\frac{T_1}{\tau_1}} - V_{DD}) e^{-\frac{T_2}{\tau_2}} = V_1$$

$$V_{DD} (1 - e^{-\frac{T_2}{\tau_2}}) = V_1 (1 - e^{-\frac{T_1}{\tau_1}}) e^{-\frac{T_2}{\tau_2}}$$

$$V_1 = V_{DD} \frac{1 - e^{-\frac{T_2}{\tau_2}}}{1 - e^{-\frac{T_1}{\tau_1}} e^{-\frac{T_2}{\tau_2}}}$$

$$V_2 = V_{DD} \frac{1 - e^{-\frac{T_2}{\tau_2}}}{1 - e^{-\frac{T_1}{\tau_1}} e^{-\frac{T_2}{\tau_2}}} \cdot e^{-\frac{T_1}{\tau_1}}$$

a) Imamo da je $T_1 = T_2 = 10\mu s$, $\tau_1 = \tau_2 = R_N C_f$. Odakle gne za V_1 i V_2 postaje

$$V_1 = \frac{V_{DD}}{1 + e^{-\frac{T}{\tau}}} \quad V_2 = \frac{V_{DD} e^{-\frac{T}{\tau}}}{1 + e^{-\frac{T}{\tau}}}$$

Rečeno je da se izlazni napon smanji za 20% logičke amplitudu, odakle je $V_1 = V_{DD} - 0.2 L \tau = 0.8 V_{DD} = 4V$, pa na osnovu toga može da se odredi N

$$0.8V_{DD} = \frac{V_{DD}}{1 + e^{-\frac{T}{R \cdot N \cdot C_f}}}$$

$$e^{-\frac{T}{R \cdot N \cdot C_f}} = \frac{1}{4} / \ln$$

$$\frac{T}{R \cdot N \cdot C_f} = \ln 4$$

$$N = \frac{T}{R \cdot C_f \ln 4} = \frac{10 \mu s}{1k\Omega \cdot 10 pF \cdot \ln 4} = \boxed{721.35}$$

Dakle moguće je vezati 721 invertor na izlaz.



b) Za $T_2 = 20 \mu s$, zamjenom vrednosti u jednačine dobija se

$$V_1 = 4.76V \text{ i } V_2 = 1.19V$$

(13) Linija podataka može da modeluje kapacitivnošću $C_H = 10 pF$, i na nju se istovremeno prsečno ukљučuje 32 logička kola. Uzorna kapacitivnost jednog logičkog kola je $C_{ul} = 0.1 pF$. Izračunati promenu napona na rezanu priključku priključuju logičkih kola, ako se linija podataka pobavlja izlazom CMOS logičkog kola. Koliko se maksimalno registara smje istovremeno uklučiti na liniju podataka?

R: Izlaz CMOS kola pobavlja magistralu na koju se priključuje N registara, koje modelujuju uzornu kapacitivnost, slika 13.1

$$C_R = N \cdot C_{ul}$$



Slika 13.1

Kada je prekidač otvoren, kolичina nadelektrisanja na C_H je $Q = V_H C_H$. Kada se zatvori prekidač, dolazi do preraspodele nadelektrisanja i promene napona $Q = (C_H + C_R)V_R$. Iz jednačavanjem dobijamo

$$V_R = \frac{C_H}{C_H + C_R} V_H$$

Za logičku nulu ($V_H = 0$) nema promjene napona, dok za logičku jedinicu napon se menja sa $V_H = V_{DD}$ na $V_R = \frac{C_H}{C_H + C_R} V_{DD}$. (slika 13.2). Nakon toga se kapacitivnosti pove kao

$$V_H(\infty) = V_{DD}$$

$$V_H(0^+) = V_R$$

$$\tau = (C_H + C_R) R_E$$

$$\Rightarrow V_H(t) = V_{DD} + (V_R - V_{DD}) e^{-\frac{t}{\tau}}$$


Maksimalan broj registrara određen je ograničenjem kola. Ako se pretpostavi da je prag logičkog odlučivanja jednak $\frac{V_{DD}}{2}$, onda će dobiti uslov

$$\frac{C_M}{C_M + N \cdot C_{ul}} V_{DD} \geq \frac{V_{DD}}{2}$$


$$N \leq \frac{C_M}{C_{ul}} = 100$$

- (14) Za MOS tranzistor u NI kolu sa slike 14.1 važi da je $R_P = 5 R_N = 50\Omega$. Vremenski oblici signala A i B prikazani su na slići 14.2. Izračunati i nacrtati vremenski oblik signala Y u ustaljenom stanju.


$$T/2 = 5 \text{ ns}, V_{DD} = 5 \text{ V}, C = 40 \text{ pF}$$




slika 14.1



slika 14.2



slika 14.3



slika 14.4

Na slići 14.3 prikazana je unutrašnja struktura dvostrukog NI kola. Na osnovu ulaznih signala, rad sistema može se da podeli u 4 faze, gde su ekvivalentne šeme kola dale ka slići 14.4.

U prvoj fazi NMOS tranzistori prazne izlazu kapacitivnost. Važi:

$$\left. \begin{array}{l} V_I(\infty) = 0 \\ V_I(0^+) = V_1 \end{array} \right\} V_I(t) = V_1 e^{-\frac{t}{\tau_1}} \quad \oplus$$

$$\tau_1 = 2 R_N C$$

U drugoj fazi vodi PMOS koji odgovara signalu A i puni izlazu kapacitivnost.

$$\left. \begin{array}{l} V_I(\infty) = V_{DD} \\ V_I(0^+) = V_2 \end{array} \right\} V_I(t) = V_{DD} + (V_2 - V_{DD}) e^{-\frac{t}{\tau_2}} \quad \times \times$$

$$\tau_2 = R_P C$$

U trećoj fazi vode oba PMOS tranzistora i puni izlaznu kapacitivnost

$$\left. \begin{array}{l} V_I(\infty) = V_{DD} \\ V_I(0^+) = V_3 \\ C_3 = \frac{R_p}{2} \cdot C \end{array} \right\} V_I(t) = V_{DD} + (V_3 - V_{DD}) e^{-\frac{t}{C_3}} \quad \text{Xxx}$$

U četvrtoj fazi vodi samo PMOS koji odgovara signalu B i puni izlaznu kapacitivnost

$$\left. \begin{array}{l} V_I(\infty) = V_{DD} \\ V_I(0^+) = V_4 \\ C_4 = R_p C \end{array} \right\} V_I(t) = V_{DD} + (V_4 - V_{DD}) e^{-\frac{t}{C_4}} \quad \text{Xxx}$$

Rešavajući sistemu jednačina koji čine $\textcircled{*}$, $\textcircled{\times}$, $\textcircled{\ast\ast}$ i $\textcircled{\ast\ast\ast}$ dobijaju se vrednosti V_1, V_2, V_3 i V_4 .

(15) Dat je CMOS inverter sa karakteristikama: $V_{IH} = 3V$, $V_{IL} = 2V$, $V_{DD} = 5V$,

$I_{OH} = 10mA$, $I_{OL} = 5mA$, $C_{ul} = 1pF$. Za neopterećeno kolo važi $V_{OH} = V_{DD}$, $V_{OL} = 0V$.

Odrediti faktor grananja na izlazu kola ukoliko se on računa kao broj ulaza istih takvih invertora koji se može vezati na izlaz invertera tako da:

- a) vreme uspona bude manje od 50ns
- b) kašnjenje bude manje od 50ns
- c) V_{IH} bude dostignuto za manje od 50ns

zanevarami kapacitivnosti veza.

R: a) Vreme uspona je vreme potrebno izlaznom signalu da do 10% vrednosti dostigne 90% izlazne vrednosti. Stanje u kolu je da PMOS puni izlaznu kapacitivnost

$$R_p = \frac{V_{OH} - V_{IH}}{I_{OH}} = 200\Omega \quad R_N = \frac{V_{IL} - V_{OL}}{I_{OL}} = 400\Omega$$

$$\left. \begin{array}{l} V_I(0^+) = 0.1 V_{OH} \\ V_I(\infty) = V_{OH} \\ C = R_p C_{ul} \cdot n_f \end{array} \right\} \begin{aligned} V_I(t) &= V_{OH} + (0.1 V_{OH} - V_{OH}) e^{-\frac{t}{C}} \\ V_I(t) &= V_{OH} (1 - 0.9 \cdot e^{-\frac{t}{C}}) \\ V_I(t_r) &= 0.9 V_{OH} = V_{OH} (1 - 0.9 \cdot e^{-\frac{t_r}{C}}) \\ e^{-\frac{t_r}{C}} &= \frac{1}{9} \end{aligned}$$

$$t_r = C \ln 9 = R_p C_{ul} n_f \ln 9$$

$$n_f = \frac{t_r}{R_p C_{ul} \ln 9} = \frac{50ns}{200\Omega \cdot 1pF \cdot \ln 9} = \boxed{113}, 77$$

b) Kašnjenje je vreme koje je potrebno da se dostigne 50% vrednosti izlaznog signala. Računa se kao aritmetička sredina kašnjena uklaze i kašnjena sljedne ivice

za uzlazu i vici važi

$$\left. \begin{array}{l} V_I(0^+) = 0 \\ V_I(\infty) = V_{DD} \\ \tau = R_p C_l \end{array} \right\} V_I = V_{DD}(1 - e^{-\frac{t}{\tau}})$$

$$V_I(t_{PLH}) = V_{DD}(1 - e^{-\frac{t_{PLH}}{\tau}}) = \frac{V_{DD}}{2}$$

$$t_{PLH} = \tau \ln 2 = R_p C_l n_f \cdot \ln 2$$

$$t_{PD} = \frac{t_{PHL} + t_{PLH}}{2}$$

$$t_{PD} = \frac{\ln 2}{2} C_l n_f (R_p + R_N)$$

$$n_f = \frac{t_{PD}}{\frac{\ln 2}{2} C_l (R_p + R_N)} = \frac{50 \text{ ns}}{\frac{\ln 2}{2} \cdot 1 \text{ pF} \cdot 600 \Omega} = \boxed{240} 45$$

c) Ponašatamo vreme uspona od V_{OL} do V_{IH}

$$\left. \begin{array}{l} V_I(0^+) = 0 \\ V_I(\infty) = V_{DD} \\ \tau = R_p C_l \cdot n_f \end{array} \right\} V_I(t) = V_{DD}(1 - e^{-\frac{t}{\tau}})$$

$$V_I(\Delta t) = V_{IH} = V_{DD}(1 - e^{-\frac{\Delta t}{\tau}})$$

$$e^{-\frac{\Delta t}{\tau}} = \frac{V_{DD} - V_{IH}}{V_{DD}}$$

$$\Delta t = \tau \ln \frac{V_{DD}}{V_{DD} - V_{IH}} = R_p C_l n_f \ln \frac{V_{DD}}{V_{DD} - V_{IH}}$$

$$n_f = \frac{\Delta t}{R_p C_l \ln \frac{V_{DD}}{V_{DD} - V_{IH}}} = \frac{50 \text{ ns}}{200 \Omega \cdot 1 \text{ pF} \cdot \ln \frac{5}{2}} = \boxed{272} 84$$

za silazak važi

$$\left. \begin{array}{l} V_I(0^+) = V_{DD} \\ V_I(\infty) = 0 \\ \tau = R_N C_l \end{array} \right\} V_I(t) = V_{DD} e^{-\frac{t}{\tau}}$$

$$V_I(t_{PHL}) = V_{DD} e^{-\frac{t_{PHL}}{\tau}} = \frac{V_{DD}}{2}$$

$$t_{PHL} = \tau \ln 2 = R_N C_l n_f \ln 2$$