

ETF U BEOGRADU, KATEDRA ZA ELEKTRONIKU

Predmet: OSNOVI DIGITALNE ELEKTRONIKE

OCENA _____

Ispit: 23.08.2013.

Odgovorni nastavnik i asistenti: Dragan Vasiljević, Goran Savić i Lazar Karbunar

DEŽURNI:

KANDIDAT:

Sala _____
Vreme početka _____
Vreme završetka _____
Potpis _____

Ime _____
Prezime _____
Broj indeksa _____
Potpis _____

USLOVI ISPITA

1. Trajanje ispita 180 minuta.
2. Ispit se polaže na formularu.
3. Dozvoljeni su kalkulator i olovka.
4. Ocenjuju se rad kandidata i razumevanje gradiva.
5. Traži se koncizan, jasan, čitak odgovor napisan u predviđenom prostoru (linija, boks, crtež).

OCENJIVANJE

R.Br.	1	2	3	4	Ukupno
Max	20	20	20	20	80
Dobijeno					

1. Bulova funkcija F je zadata izrazom $F = CBA + BAD + ACD + CD$. Realizovati ovu funkciju korišćenjem:


- a) [5] PROM memorije minimalno potrebnog kapaciteta; rešenje ispisati na simboličkoj predstavi dekodera i koda PROM-a predstavljenoj sa horizontalnim i vertikalnim linijama i tačkom na preseku linija koja označava prisustvo prekidačkog elementa;
- b) [5] PLA minimalno potrebnog kapaciteta; rešenje ispisati na simboličkoj predstavi dekodera i koda PLA predstavljenoj sa horizontalnim i vertikalnim linijama i tačkom na preseku linija koja označava prisustvo prekidačkog elementa;
- c) [5] minimalnog broja potrebnih logičkih kola bilo koje vrste sa proizvoljnim brojem ulaza
- d) [5] jednog multipleksa 4/1 i minimalnog broja potrebnih logičkih kola.

Rešenje:


a) Zadata funkcija se korišćenjem pravila Bulove algebre može transformisati u pogodniju formu.

$$F = CBA + BAD + (A+1)CD = CBA + BAD + CD$$

Traženo rešenje sa PROM memorijom je prikazano na slici (kapacitet 16x1 reči, n=4 ulaza)



b) **PLA** kolo n = 4 ulaza, p = 3 proizvoda




c) Zadata funkcija se korišćenjem pravila Bulove algebre može transformisati u pogodniju formu.

$$F = CBA + BAD + (A+1)CD = CBA + BAD + CD$$

$$F = \overline{\overline{CBA} \cdot \overline{BAD} \cdot \overline{CD}}$$


na osnovu ovog zapisa se odmah može nacrtati tražena realizacija



d) Funkcija F se može napisati u sledećoj formi


$$\begin{aligned} F &= CBA + BAD + ACD + CD = ABC + DAB + CD \\ &= ABC(D+\overline{D}) + DAB(C+\overline{C}) + CD = ABCD + ABC\overline{D} + AB\overline{C}D + AB\overline{C}\overline{D} + CD \\ &= ABC\overline{D} + AB\overline{C}D + CD \end{aligned}$$

Ako C i D proglasimo upravljačkim ulazima multipleksera dobijamo traženu realizaciju u obliku




NAPOMENA: Da bi se uočilo koje promenljive treba da se izaberu za selekzione ulaze sa ciljem da se za realizaciju pobude na informacionim ulazima upotrebi najmanje logičkih kola, treba napisati tabelu prekidačke funkcije od četiri promenljive A, B, C, D i posmatrati sve kombinacije od dve promenljive izabrane za selekzione ulaze i realizaciju informacionih ulaza u svakoj od tih kombinacija. Tim metodom se zaključuje da izbor promenljivih najveće težine C, D , daje najprostiju realizaciju.

2. [20] Invertori u kolu sa slike pripadaju CMOS familiji i napajaju se sa $V_{DD} = 5V$. NMOS i PMOS tranzistori koji sačinjavaju invertore se u provodnom režimu mogu ekvivalentirati otpornostima $r_{ON} = 100\Omega$, a u neprovodnom režimu sa $r_{OFF} \rightarrow \infty$. Kapacitivnost kondenzatora C iznosi 50nF. Na ulaz v_{UL} se dovodi periodična povorka pravougaonih impulsa periode $T = 1ms$, kao što je prikazano na slici. Izračunati i nacrtati vremenski oblik napona na kondenzatoru $u_C(t)$ u ustaljenom stanju.



Rešenje:

U vremenskom intervalu $0 < t < \frac{T}{2}$ se dato kolo može predstaviti sledećom ekvivalentnom šemom:



Jednačine koje opisuju napon na kondenzatoru su:

$$u_C(t) = u_C(\infty) - [u_C(\infty) - u_C(0^+)] \cdot e^{-\frac{t}{\tau_1}},$$


$$\tau_1 = 2r_{ON}C = 10\mu s,$$

$$u_C(\infty) = -V_{DD},$$

$$u_C(0^+) = u_C(0^-) = V_X.$$

Vrednost napona V_X će biti određena u daljem toku analize, na osnovu činjenice da se analiza vrši za ustaljeni režim i da je signal $u_C(t)$ periodičan.

U vremenskom intervalu $\frac{T}{2} < t < T$ se dato kolo može predstaviti sledećom ekvivalentnom šemom:



Jednačine koje opisuju napon na kondenzatoru su:

$$u_C(t) = u_C(\infty) - [u_C(\infty) - u_C(\left(\frac{T}{2}\right)^+)] \cdot e^{-\frac{t - \frac{T}{2}}{\tau_2}},$$

$$\tau_2 = 2r_{ON}C = 10\mu s,$$

$$u_C(\infty) = V_{DD},$$

$$u_C\left(\left(\frac{T}{2}\right)^+\right) = u_C\left(\left(\frac{T}{2}\right)^-\right) = -V_{DD},$$


$$u_C(t) = V_{DD} - 2V_{DD} \cdot e^{-10^5(t - \frac{T}{2})} = 5V - 10V \cdot e^{-10^5(t - \frac{T}{2})}.$$

S obzirom na periodičnost signala $u_C(t)$, i činjenicu da je $\tau_1, \tau_2 \ll T$, vrednost $u_C(0^-) = V_X$ je vrlo približno jednaka vrednosti $u_C(\infty) = V_{DD}$ određenoj za interval $\frac{T}{2} < t < T$. Iz toga se može zaključiti da je $V_X = V_{DD}$, kao i:

$$u_C(t) = -V_{DD} + 2V_{DD} \cdot e^{-10^5 t} = -5V + 10V \cdot e^{-10^5 t}, \text{ za vremenski interval } 0 < t < \frac{T}{2}.$$

Vrednosti napona $u_C(t)$ izračunate za interval $0 < t < T$ se dalje periodično ponavljaju.

Vremenski dijagram napona $u_C(t)$ ima sledeći izgled:




(NAPOMENA: silazne i uzlazne ivice signala $u_C(t)$ su eksponencijalnog karaktera, opisane gornjim jednačinama, iako se to na dijagramu manje jasno vidi).

3. Na slici je prikazan D/A konvertor sa težinskom otpornom mrežom R_0 , R_1 , R_2 i R_3 i operacionom pojačavačem koji se napaja bipolarno tako, da može da daje i pozitivne i negativne napone na izlazu.

Otpornici R_D i $R_S = 900\Omega$ služe za podešavanje napona na drejnu tranzistora na vrednost 0V kada je tranzistor uključen. NMOS tranzistor ima otpornost $r_{ON} = 100\Omega$ kada je uključen i $r_{OFF} \rightarrow \infty$ kada je isključen.

Diodno-otpornom mrežom je obezbeđeno da NMOS tranzistori u kolu D/A konvertora sa slike rade kao prekidači kada su ulazni digitalni signali Q_0, Q_1, Q_2, Q_3 , standardni digitalni CMOS signali (0V, 5V). Vrednost digitalnog signala $Q_i = 5V = L1$ uključuje tranzistor.



a) [15] Odrediti vrednosti otpornika R_D , R_0 , R_1 , R_2 i R_3 ako se zahteva da izlazni napon v_I bude -7V kada digitalni signali Q_0, Q_1, Q_2, Q_3 imaju vrednost 0,0,0,0 i da izlazni napon bude 0V kada digitalni signali Q_0, Q_1, Q_2, Q_3 imaju vrednost 1,1,1,1. Poznato je: $V_{R1} = 10V$, $V_{R2} = -1V$, $R_S = 900\Omega$, $R_f = 4k\Omega$. Operacioni pojačavač je idealan.

b) [5] Nacrtati vremenski dijagram izlaznog napona v_I ako je na ulaz D/A konvertora priključen binarni brojač koji broji unapred od stanja $Q_3Q_2Q_1Q_0 = 0000$ do $Q_3Q_2Q_1Q_0 = 1111$, a zatim promeni smer i broji do stanja $Q_3Q_2Q_1Q_0 = 0000$. Sva kašnjenja kroz kolo sa slike su zanemarljiva.

Rešenje:

a) Na slici je prikazana ekvivalentna šema posmatranog D/A konvertora. U pitanju je unipolarni D/A konvertor u kome ulaznoj kombinaciji 1111 odgovara napon na izlazu 0V, a ulaznoj kombinaciji 0000 odgovara najmanji negativan napon na izlazu -7V.

Vrednost otpornosti R_D se određuje iz uslova da kada tranzistor vodi nema struje kroz odgovarajući otpornik u težinskoj mreži, da bi doprinos tog bita u izlaznom naponu bio 0V. Kako su ovi otpornici težinske mreže jednim krajem vezani za negativni ulaz operacionog pojačavača koji je na potencijalu 0V, potrebno je obezbediti 0V na drejnu tranzistora kada tranzistor vodi.

Prema slici ekvivalentnih otpornosti, važi sledeća jednačina (I Kirhofov zakon za struje za drejn tranzistora):

$$\frac{V_{R1}}{R_D} = \frac{|V_{R2}|}{R_S + r_{ON}}$$

$$R_D = \frac{V_{R1}}{|V_{R2}|} (R_S + r_{ON}) = 10\text{k}\Omega$$

Ako je na ulazu kombinacija 0000 svi prekidači su isključeni, prema izlazu teče maksimalna struja, koja se dobija sabiranjem struja kroz sve otpornike u težinskoj mreži tako, da je izlazni napon najmanji mogući i negativan:

$$v_I = -15R_f \frac{V_{R1}}{R_0 + R_D} = -|V_{\max}| = -7\text{V}$$

$$R_0 + R_D = 15R_f \frac{V_{R1}}{7\text{V}} = 86\text{k}\Omega$$

$$R_0 = 76\text{k}\Omega$$

Na osnovu osobina otporne mreže određujemo ostale otpornosti

$$R_1 + R_D = \frac{R_0 + R_D}{2} = 43\text{k}\Omega$$

$$R_1 = 33\text{k}\Omega$$


$$R_2 + R_D = \frac{R_1 + R_D}{2} = 21.5\text{k}\Omega$$


$$R_2 = 10.5\text{k}\Omega$$

$$R_3 + R_D = \frac{R_2 + R_D}{2} = 10.75\text{k}\Omega$$

$$R_3 = 750\Omega$$

b) Traženi vremenski dijagram napona prikazan je na slici





4. [20] Digitalna mreža je opisana sledećim VHDL kodom:

```


LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY block_A IS PORT
(
  clk,a,b,c : IN STD_LOGIC;
  y : OUT STD_LOGIC;
  x : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END block_A;

ARCHITECTURE behav OF block_A IS
  SIGNAL tmp : STD_LOGIC_VECTOR(7 DOWNTO 0);
BEGIN
  PROCESS (clk,a) BEGIN
    IF a='1' THEN
      tmp <= (OTHERS => '0');
    ELSIF rising_edge(clk) THEN
      IF b='1' THEN
        tmp <= tmp(6 DOWNTO 0) & c;
        y <= tmp(7);
      END IF;
    END IF;
  END PROCESS;
  x <= tmp;
END behav;

```

Na osnovu vremenskih dijagrama ulaznih signala, odrediti vremenski oblik izlaznog signala i vrednost izlaznog vektora u decimalnom formatu i ucrtati ih na dati dijagram.

**Rešenje:**